CODELOADER
CodeLoader デバイス・レジスタ・プログラミング
CODELOADER
概要
The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.
Which software do I use?
Product | Loop filter & device configuration + simulation | Device register programming |
LMX24xx PLL family | EasyPLL | CodeLoader* |
LMX25xx PLL+VCO family | ||
LMK jitter cleaners and distributors |
*For new designs, use the Clocks and Synthesizers (TICS) Pro Software tool.
ダウンロード
ソフトウェア・プログラミング・ツール
The design resource accessed as www.ti.com/lit/zip/snac014 or www.ti.com/lit/xx/snac014e/snac014e.zip has been migrated to a new user experience at www.ti.com/tool/jp/download/SNAC014. Please update any bookmarks accordingly.
お役立ちリソース
サポート・ソフトウェア
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
サポート対象の製品とハードウェア
製品
RF PLL / シンセサイザ
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
クロック・ジェネレータ
クロック・バッファ
発振器
ハードウェア開発
評価ボード
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS Pro 1.7.7.10 installer binary for Windows operating system
製品
RF PLL / シンセサイザ
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
クロック・ジェネレータ
クロック・バッファ
発振器
ハードウェア開発
評価ボード
資料
TICS Pro 1.7.7.10 Software Manifest
TICS Pro 1.7.7.10 Release Notes
リリース情報
Bug Fixes
- LMK05028 - bugfixes to frequency updates and DPLL coefficient script
Known Issues
- LMK5B and LMK5C family - In some cases, "Assign Selected VCO Settings to Device" and "Apply Output Clock Settings to Device" may need to be pressed twice for certain cascaded configurations to display correctly
- LMK5C33216 - When cascading from VCO3 to DPLL input, the divide value must manually be entered into DPLLx_REF5_RDIV as ( VCO3 output frequency / DPLLx TDC frequency )
- LMK05318 - In some cases, it is necessary to press "Calculate Frequency Plan" twice for correct VCO2 frequency. This issue is resolved in LMK05318B GUI.
- Burst mode page looping requires long delays to halt, and halting may crash the GUI. If possible, do not loop in burst mode.
- User Controls page can sometimes become desynchronized from Raw Registers and other pages. Refer to Raw Registers or other pages for correct values. Saving/Loading and Import/Export of register data is unaffected, and register data will still be written to and read from connected devices correctly.
設計ツール
PLLATINUMSIM-SW — PLLatinum Sim Tool
サポート対象の製品とハードウェア
製品
IQ 復調器
RF PLL / シンセサイザ
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
クロック・ジェネレータ
クロック・バッファ
ハードウェア開発
評価ボード
PLLATINUMSIM-SW — PLLatinum Sim Tool
製品
IQ 復調器
RF PLL / シンセサイザ
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
クロック・ジェネレータ
クロック・バッファ
ハードウェア開発
評価ボード
リリース情報
Bug fixes
最新情報
- Fixed Kvco calculation bug introduced in 1.6.6
- Added warning for loop bandwidth being restricted due to min high order capacitance.
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
技術記事 | A survival guide to scaling your PLL loop filter design | PDF | HTML | 2016/11/22 | |||
技術記事 | What to do when your PLL does not lock | PDF | HTML | 2016/07/12 | |||
ユーザー・ガイド | CodeLoader 4 Operating Instructions User's Guide (Rev. A) | 2014/07/21 |