LMK04832EVM-CVAL
LMK04832-SP 超低ノイズ、デュアル・ループ、JESD204B クロック・ジッタ・クリーナ用評価モジュール
LMK04832EVM-CVAL
概要
LMK04832EVM-CVAL 評価基板 (EVM) は、評価用プラットフォームであり、
宇宙グレード、超低ノイズ、JESD204B 対応、デュアル・ループ・クロック・ジッタ・クリーナである LMK04832-SP の性能と機能の評価に使用できます。
この製品は、TI (テキサス・インスツルメンツ) 製です。
特長
- SEL (単一イベントによるラッチアップ) 耐性:120MeV.cm2/mg を上回る
- SEFI (単一イベントによる機能中断) 耐性:120MeV.cm2/mg を上回る
- SYSREF (システム・リファレンス) を必要とする宇宙アプリケーションで、JEDEC JESD204B をサポート
- 6GHz の外付け VCO または分配入力に対応
- マルチモード:デュアル PLL、シングル PLL、クロック・ディストリビューション
- この評価基板は、デュアル・ループ・クロック・ジッタ・クリーナに適した包括的な回路を搭載しており、性能を重視した最適化とテストを実施済みのほか、USB プログラミング・モジュールが付属
クロック ジッタ クリーナ
開始する
- LMK04832EVM-CVAL のご注文
- TICSPRO-SW のダウンロードとインストール
- LMK04832EVM-CVAL user's guide (英語) を読む
- TICSRPRO-SW を使用してレジスタを構成
購入と開発の開始
LMK04832EVM-CVAL — LMK04832-SP evaluation module for ultra-low-noise, dual-loop, JESD204B clock jitter cleaner
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS Pro 1.7.7.9 installer binary for Windows operating system
製品
クロック・ジェネレータ
クロック・バッファ
Oscillators
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
RF PLL / シンセサイザ
ハードウェア開発
評価ボード
ドキュメント
TICS Pro 1.7.7.9 Release Notes
TICS Pro 1.7.7.9 Software Manifest
リリース情報
NOTE: v1.7.7.8 was withdrawn due to the installer being built with an older version of several profiles. v1.7.7.9 includes the correct files, and is otherwise identical to v1.7.7.8.
Bug Fixes
- Start Page: dimming improvements for unused input references, force FB config 1 only and require manual copying for FB config 2
- Validation Page: DPLL LOFL validation registers for FB2 are programmed for cases where FB2 is used
- ZDM Page: Added relative time calculations for DPLLx_PH_OFFSET
- Programming Page: Added DPLL loop filter register generator, clearly indicate ROM-only registers for post-EEPROM boot sequence
- LMK5B12212 will now calculate loop filter values
- LMK5B12212 and LMK5C12212A "Read Status" and "Read RO Regs" buttons fixed
- LMK5B12212 and LMK5C12212A corrected PLL1 VCO post-divider frequency on OUT0&1, OUT2&3 pages
- Improved accuracy of frequency error warnings
- Frequency Planner: OUT0/OUT1 CMOS and LDO voltage are now correctly set, REFx for OUT0 or OUT1 is now correctly set
- ZDM configuration now fails more gracefully for unsupported non-integer input/output attempts
Known Issues
- NEW: LMK5B and LMK5C family - In some cases, "Assign Selected VCO Settings to Device" and "Apply Output Clock Settings to Device" may need to be pressed twice for certain cascaded configurations to display correctly
- LMK5C33216 - When cascading from VCO3 to DPLL input, the divide value must manually be entered into DPLLx_REF5_RDIV as ( VCO3 output frequency / DPLLx TDC frequency )
- LMK05318 - In some cases, it is necessary to press "Calculate Frequency Plan" twice for correct VCO2 frequency. This issue is resolved in LMK05318B GUI.
- Burst mode page looping requires long delays to halt, and halting may crash the GUI. If possible, do not loop in burst mode.
- User Controls page can sometimes become desynchronized from Raw Registers and other pages. Refer to Raw Registers or other pages for correct values. Saving/Loading and Import/Export of register data is unaffected, and register data will still be written to and read from connected devices correctly.
設計ファイル
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | EVM ユーザー ガイド (英語) | LMK04832EVM-CVAL User’s Guide | PDF | HTML | 2020年 6月 29日 | ||
証明書 | LMK04832EVM-CVAL EU Declaration of Conformity (DoC) | 2020年 5月 29日 |