LMX2571EPEVM
LMX2571-EP 1.34GHz、低消費電力、極限温度拡張 RF シンセサイザの評価基板
LMX2571EPEVM
概要
LMX2571-EP 評価基板は、LMX2571-EP の開発向けのプラットフォームです。この製品は、低消費電力の高性能 RF シンセサイザであり、10MHz ~ 1,344MHz の範囲内で周波数を生成できるほか、-55℃ ~ 125℃ の拡張温度範囲全体で動作します。
特長
- 外部電圧制御発振器 (VCO) オプション
- 出力チャネル・デバイダは、10MHz ~ 1,400MHz の動作をサポート
- ダイレクト・デジタル FSK (周波数シフト・キーイング、周波数偏移) 変調
- –55℃ ~ 125℃ の拡張温度範囲
開始する
- LMX2571EPEVM のご注文
- TICSPRO SW と PLLATINUMSIM-SW のダウンロードとインストール
- LMX2571EPEVM ユーザー ガイドを読みます
- TICSPRO SW を使用して複数のレジスタを構成し、PLLATINUMSIM-SW で性能をシミュレート
購入と開発の開始
LMX2571EPEVM — LMX2571-EP evaluation module for 1.34-GHz, low-power, extreme-temperature RF synthesizer
PLLATINUMSIM-SW — PLLatinum Sim Tool
製品
クロック・バッファ
クロック・ジェネレータ
クロック ジッタ クリーナ
Oscillators
ハードウェア開発
評価ボード
リリース情報
Bug fixes
最新情報
- Added LMK6H/D/C/P family of oscillators
- Added LMK61 oscillator
- Added LMK3H oscillator
- Added LMX1205
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS Pro 1.7.7.9 installer binary for Windows operating system
製品
クロック・ジェネレータ
クロック・バッファ
Oscillators
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
RF PLL / シンセサイザ
ハードウェア開発
評価ボード
ドキュメント
TICS Pro 1.7.7.9 Release Notes
TICS Pro 1.7.7.9 Software Manifest
リリース情報
NOTE: v1.7.7.8 was withdrawn due to the installer being built with an older version of several profiles. v1.7.7.9 includes the correct files, and is otherwise identical to v1.7.7.8.
Bug Fixes
- Start Page: dimming improvements for unused input references, force FB config 1 only and require manual copying for FB config 2
- Validation Page: DPLL LOFL validation registers for FB2 are programmed for cases where FB2 is used
- ZDM Page: Added relative time calculations for DPLLx_PH_OFFSET
- Programming Page: Added DPLL loop filter register generator, clearly indicate ROM-only registers for post-EEPROM boot sequence
- LMK5B12212 will now calculate loop filter values
- LMK5B12212 and LMK5C12212A "Read Status" and "Read RO Regs" buttons fixed
- LMK5B12212 and LMK5C12212A corrected PLL1 VCO post-divider frequency on OUT0&1, OUT2&3 pages
- Improved accuracy of frequency error warnings
- Frequency Planner: OUT0/OUT1 CMOS and LDO voltage are now correctly set, REFx for OUT0 or OUT1 is now correctly set
- ZDM configuration now fails more gracefully for unsupported non-integer input/output attempts
Known Issues
- NEW: LMK5B and LMK5C family - In some cases, "Assign Selected VCO Settings to Device" and "Apply Output Clock Settings to Device" may need to be pressed twice for certain cascaded configurations to display correctly
- LMK5C33216 - When cascading from VCO3 to DPLL input, the divide value must manually be entered into DPLLx_REF5_RDIV as ( VCO3 output frequency / DPLLx TDC frequency )
- LMK05318 - In some cases, it is necessary to press "Calculate Frequency Plan" twice for correct VCO2 frequency. This issue is resolved in LMK05318B GUI.
- Burst mode page looping requires long delays to halt, and halting may crash the GUI. If possible, do not loop in burst mode.
- User Controls page can sometimes become desynchronized from Raw Registers and other pages. Refer to Raw Registers or other pages for correct values. Saving/Loading and Import/Export of register data is unaffected, and register data will still be written to and read from connected devices correctly.
設計ファイル
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | EVM ユーザー ガイド (英語) | LMX2571EPEVM User's Guide (Rev. A) | PDF | HTML | 2022年 5月 5日 | ||
証明書 | LMX2571EPEVM EU Declaration of Conformity (DoC) | 2021年 3月 9日 |