ホーム ロジックと電圧変換 フリップ・フロップ、ラッチ、レジスタ D タイプ・フリップ・フロップ
ホーム
ロジックと電圧変換
フリップ・フロップ、ラッチ、レジスタ
D タイプ・フリップ・フロップ

SN74LVC1G74

アクティブ

シングル・ポジティブ・エッジ・トリガ D タイプ・フリップ・フロップ、クリア/プリセット付

ご注文はこちら
データシート

SN74LVC1G74

アクティブ
データシート ご注文はこちら

製品詳細

Number of channels 1 Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 200 IOL (max) (mA) 32 IOH (max) (mA) -32 Supply current (max) (µA) 10 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 125 Rating Catalog
Number of channels 1 Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 200 IOL (max) (mA) 32 IOH (max) (mA) -32 Supply current (max) (µA) 10 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 125 Rating Catalog
SSOP (DCT) 8 11.8 mm² 2.95 x 4 UQFN (RSE) 8 2.25 mm² 1.5 x 1.5 VSSOP (DCU) 8 6.2 mm² 2 x 3.1 X2SON (DQE) 8 1.4 mm² 1.4 x 1
  • テキサス・インスツルメンツの NanoFree™ パッケージで提供
  • 5V VCC 動作をサポート
  • 5.5V までの入力電圧に対応
  • VCC への降圧変換をサポート
  • 最大 tpd：5.9ns (3.3V 時)
  • 低消費電力、最大 ICC：10µA
  • 3.3V において ±24mA の出力駆動能力
  • 標準 VOLP (出力グランド・バウンス) < 0.8V (VCC = 3.3V、TA = 25℃)
  • 標準 VOHV (出力 VOH アンダーシュート) > 2V (VCC = 3.3V、TA = 25℃)
  • Ioff により活線挿抜、部分的パワーダウン・モード、バック・ドライブ保護をサポート
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • JESD 22 を超える ESD 保護
    • 人体モデルで 2000V
    • マシン・モデルで 200V
    • デバイス帯電モデルで 1000V
  • テキサス・インスツルメンツの NanoFree™ パッケージで提供
  • 5V VCC 動作をサポート
  • 5.5V までの入力電圧に対応
  • VCC への降圧変換をサポート
  • 最大 tpd：5.9ns (3.3V 時)
  • 低消費電力、最大 ICC：10µA
  • 3.3V において ±24mA の出力駆動能力
  • 標準 VOLP (出力グランド・バウンス) < 0.8V (VCC = 3.3V、TA = 25℃)
  • 標準 VOHV (出力 VOH アンダーシュート) > 2V (VCC = 3.3V、TA = 25℃)
  • Ioff により活線挿抜、部分的パワーダウン・モード、バック・ドライブ保護をサポート
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • JESD 22 を超える ESD 保護
    • 人体モデルで 2000V
    • マシン・モデルで 200V
    • デバイス帯電モデルで 1000V

このシングル・ポジティブ・エッジ・トリガ D タイプ・フリップ・フロップは、1.65V～5.5V の VCC で動作するように設計されています。

ダイをパッケージとして使用する NanoFree™ パッケージ技術は、IC パッケージの概念を大きく覆すものです。

その他の入力のレベルに関係なく、プリセット (PRE) 入力を LOW レベルにすると出力は HIGH になり、クリア (CLR) 入力を LOW レベルにすると出力は LOW になります。PRE と CLR が非アクティブ (HIGH) の場合、セットアップ時間の要件を満たすデータ (D) 入力のデータは、クロック・パルスの正方向エッジで出力に転送されます。クロックのトリガは電圧レベルで発生し、クロック・パルスの立ち上がり時間とは直接関係しません。ホールド時間が経過した後、D 入力のデータは、出力のレベルに影響を及ぼさずに変化させることができます。

このデバイスは、Ioff を使用する部分的パワーダウン・アプリケーション用の動作が完全に規定されています。Ioff 回路が出力をディスエーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。

このシングル・ポジティブ・エッジ・トリガ D タイプ・フリップ・フロップは、1.65V～5.5V の VCC で動作するように設計されています。

ダイをパッケージとして使用する NanoFree™ パッケージ技術は、IC パッケージの概念を大きく覆すものです。

その他の入力のレベルに関係なく、プリセット (PRE) 入力を LOW レベルにすると出力は HIGH になり、クリア (CLR) 入力を LOW レベルにすると出力は LOW になります。PRE と CLR が非アクティブ (HIGH) の場合、セットアップ時間の要件を満たすデータ (D) 入力のデータは、クロック・パルスの正方向エッジで出力に転送されます。クロックのトリガは電圧レベルで発生し、クロック・パルスの立ち上がり時間とは直接関係しません。ホールド時間が経過した後、D 入力のデータは、出力のレベルに影響を及ぼさずに変化させることができます。

このデバイスは、Ioff を使用する部分的パワーダウン・アプリケーション用の動作が完全に規定されています。Ioff 回路が出力をディスエーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。
filter その他の D タイプ・フリップ・フロップ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスのアップグレード版機能を搭載した、ドロップイン代替製品
SN74AUP1G74 アクティブ 低消費電力、シングル、ポジティブ・エッジ・トリガ D タイプ・フリップ・フロップ Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
31 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LVC1G74 クリア / プリセット搭載、シングル・ポジティブ・エッジ・トリガ型 D-Type フリップ・フロップ データシート (Rev. G 翻訳版) PDF | HTML 英語版 (Rev.G) PDF | HTML 2021年 10月 26日
アプリケーション・ノート Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
アプリケーション概要 Simplifying Solid-State Relay Designs With Logic PDF | HTML 2021年 1月 8日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
ホワイト・ペーパー Solving CMOS Transition Rate Issues Using Schmitt Trigger Solution (Rev. A) 2017年 5月 1日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
製品概要 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
設計ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

5-8-LOGIC-EVM — 5 ～ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)

5 ～ 8 ピンで DCK、DCT、DCU、DRL、DBV の各パッケージを使用する多様なデバイスをサポートできる設計のフレキシブルな評価基板です。
ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

SN74LVC1G74 IBIS Model

SCEM591.ZIP (52 KB) - IBIS Model
ダウンロード
リファレンス・デザイン

TIDA-010032 — Ethernet や 6LoWPAN RF メッシュなどをサポートするユニバーサル・データ・コンセントレータのリファレンス・デザイン

IPv6ベースのグリッド通信は、スマート・メーターやグリッド自動化などの産業用市場およびアプリケーションで標準的な選択肢になりつつあります。このユニバーサル・データ・コンセントレータのリファレンス・デザインは、イーサネットのバックボーン通信、6LoWPAN (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01065 — MOSFET 使用、絶縁型電源内蔵 AC ソリッド・ステート・リレーのリファレンス・デザイン

The isolated self-powered AC solid state relay with MOSFETs reference design is a relay replacement that enables efficient power management for a low-power alternative to standard electromechanical relays. The galvanic isolation is implemented capacitively, creating a cost-efficient, reduced (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

CC2531EM-IOT-HOME-GATEWAY-RD — 住宅用スマート・ホーム・ゲートウェイ・リファレンス・システム、IoT アプリケーション用

A gateway is a bridge that connects wireless devices to the Internet. This Linux-based Home Automation Gateway enables remote monitoring and control of ZigBee® powered nodes and devices inside the home. This gateway reference design includes ZigBee Home Automation (HA 1.2) certified software (...)
試験報告書: PDF
回路図: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SSOP (DCT) 8 Ultra Librarian
UQFN (RSE) 8 Ultra Librarian
VSSOP (DCU) 8 Ultra Librarian
X2SON (DQE) 8 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ