ホーム マイコン (MCU) / プロセッサ Arm ベースのプロセッサ
ホーム
マイコン (MCU) / プロセッサ
Arm ベースのプロセッサ
新規

TDA4VPE-Q1

アクティブ

車載、グラフィックスと AI とビデオ コプロセッシング機能搭載、L2 ドメイン コントローラ向けの SoC (システム オン チップ)

ご注文はこちら
データシート
ユーザー ガイド
エラッタ

TDA4VPE-Q1

アクティブ
データシート ご注文はこちら

製品詳細

Arm CPU 4 Arm Cortex-A72 Arm (max) (MHz) 2000 Coprocessors MCU Island of 2 Arm Cortex-R5F (lockstep opt), SoC main of 6 Arm Corex-R5F (lockstep opt) CPU 64-bit Graphics acceleration 1 3D Display type 1 EDP, 2 DSI, MIPI DPI Ethernet MAC 4-port 1Gb Switch PCIe 1 PCIe Gen 3 Hardware accelerators 1 depth and motion accelerator, 2 deep learning accelerators, 2 video encode/decode accelerator, 2 vision pre-processing accelerators Operating system Linux, QNX, RTOS Security Cryptography, Debug security, Device Identity, Isolation firewalls, Secure boot, Secure storage & programming, Software IP protection, Trusted execution environment Rating Automotive Power supply solution TPS6594-Q1 Operating temperature range (°C) -40 to 125
Arm CPU 4 Arm Cortex-A72 Arm (max) (MHz) 2000 Coprocessors MCU Island of 2 Arm Cortex-R5F (lockstep opt), SoC main of 6 Arm Corex-R5F (lockstep opt) CPU 64-bit Graphics acceleration 1 3D Display type 1 EDP, 2 DSI, MIPI DPI Ethernet MAC 4-port 1Gb Switch PCIe 1 PCIe Gen 3 Hardware accelerators 1 depth and motion accelerator, 2 deep learning accelerators, 2 video encode/decode accelerator, 2 vision pre-processing accelerators Operating system Linux, QNX, RTOS Security Cryptography, Debug security, Device Identity, Isolation firewalls, Secure boot, Secure storage & programming, Software IP protection, Trusted execution environment Rating Automotive Power supply solution TPS6594-Q1 Operating temperature range (°C) -40 to 125
FCBGA (AND) 1063 729 mm² 27 x 27

プロセッサ コア：

  • 最大 3 つの C7x 浮動小数点、ベクタ DSP、最高 1.0GHz、240GFLOPS、768GOPS
  • 最大 2 つのディープ ラーニング用マトリクス乗算アクセラレータ (MMAv2)、1.0GHz で最大 16TOPS (8b)
  • 最大 2 つの画像信号プロセッサ (ISP) 搭載ビジョン処理アクセラレータ (VPAC) と複数のビジョン支援アクセラレータ
  • 深度およびモーション処理アクセラレータ (DMPAC)
  • 4 つの Arm Cortex-A72 マイクロプロセッサ サブシステム、最大 2.0GHz
    • クワッド コア Cortex-A72 クラスタごとに 2MB の共有 L2 キャッシュ
    • Cortex-A72 コアごとに 32KB L1 D キャッシュと 48KB L1 I キャッシュ
  • 8 つの最大 1.0GHz の Arm Cortex-R5F MCU
    • 16K I キャッシュ、16K D キャッシュ、64K L2 TCM
    • 分離された MCU サブシステムに 2 つの Arm Cortex-R5F MCU
    • 汎用コンピューティング パーティションに 6 つの Arm Cortex-R5F MCU
  • GPU IMG BXS-4-64、256KB キャッシュ、最大 800MHz、50GFLOPS、4GTexels/s (TDA4VPE)
  • ほぼ最大限の処理権限をサポートするカスタム設計された相互接続構造

    メモリ サブシステム：

  • 最大 8MB のオンチップ L3 RAM、ECC およびコヒーレンシ機能付き
    • ECC エラー保護
    • 共有コヒーレント キャッシュ
    • 内部 DMA エンジンをサポート
  • 最大 2 つの外部メモリ インターフェイス (EMIF) モジュール、ECC 付き
    • LPDDR4 メモリ タイプをサポート
    • 最大 4266MT/s の速度をサポート
    • 最高 34GB/s、最大 2 本の 32 ビット バス、インライン ECC 付き
  • 汎用メモリ コントローラ (GPMC)
  • メイン ドメインの 3x512KB のオンチップ SRAM、ECC 保護付き

    機能安全：

  • 機能安全準拠製品向け (一部の部品番号でのみ対応)
    • 機能安全アプリケーション向けに開発
    • ISO 26262 機能安全システムの設計に役立つ資料を入手可能、ASIL-D/SIL-3 までを対象
    • 決定論的対応能力、ASIL-D/SIL-3 までを対象
    • ハードウェア整合性、MCU ドメイン向け ASIL-D/SIL-3 までを対象
    • ハードウェア整合性、MAIN ドメイン向け ASIL-B/SIL-2 までを対象
    • ハードウェア整合性、メイン ドメインの拡張 MCU (EMCU) 部分向け ASIL-D/SIL-3 までを対象
    • 安全関連の認証
      • ISO 26262 を計画中
  • 部品番号の末尾が Q1 のバリアントについては AEC-Q100 認定済み

    デバイスのセキュリティ (一部の部品番号のみ)：

  • セキュアなランタイム サポートによるセキュア ブート
  • お客様がプログラム可能なルート キー (RSA-4K または ECC-512 まで)
  • 組み込みハードウェア セキュリティ モジュール
  • 暗号化ハードウェア アクセラレータ – ECC 付き PKA、AES、SHA、RNG、DES、3DES

    高速シリアル インターフェイス：

  • 外部ポートをサポートする内蔵イーサネット スイッチ
    • 2 つのポートが 5Gb、10Gb USXGMII/XFI をサポート
    • すべてのポートが 1Gb、2.5Gb SGMII をサポート
    • すべてのポートが QSGMII をサポート可能。最大 1 つの QSGMII をイネーブルにでき、4 つの内部レーンをすべて使用
  • 最大 2 つの 2L/1x4L PCI-Express (PCIe) Gen3 コントローラ
    • Gen1 (2.5GT/s)、Gen2 (5.0GT/s)、Gen3 (8.0GT/s) で動作 (オート ネゴシエーション付き)
  • 1 つの USB 3.0 デュアルロール デバイス (DRD) サブシステム
    • Enhanced SuperSpeed Gen1 ポート
    • Type-C スイッチングをサポート
    • USB ホスト、USB ペリフェラル、USB DRD として個別に構成可能
  • 3 つの CSI2.0 4L カメラ シリアル インターフェース RX (CSI-RX) と、DPHY 付きの 2 つの CSI2.0 4L TX (CSI-TX)
    • MIPI CSI 1.3 準拠 + MIPI-DPHY 1.2
    • CSI-RX は各レーンで最大 2.5Gbps の 1、2、3、4 データ レーン モードをサポート
    • CSI-TX は各レーンで最大 2.5Gbps の 1、2、4 データ レーン モードをサポート

    イーサネット：

  • 2 つの RGMII/RMII インターフェイス

    車載インターフェイス：

  • CAN-FD をフルサポートする 20 個のモジュラー コントローラ エリア ネットワーク (MCAN) モジュール

    ディスプレイ サブシステム：

  • 2 つの DSI 4L TX (最大 2.5K)
  • 1 つの eDP/DP インターフェイス (マルチ ディスプレイ サポート (MST) 付き)
  • 1 つの DPI

    オーディオ インターフェイス：

  • 5 個のマルチチャネル オーディオ シリアル ポート (MCASP) モジュール

    ビデオ アクセラレーション：

  • H.264/H.265 エンコード / デコード (最大 960MP/s)

    フラッシュ メモリ インターフェイス：

  • 組み込み MultiMediaCard インターフェイス (eMMC™ 5.1)
  • 1 つの Secure Digital 3.0/Secure Digital Input Output 3.0 インターフェイス (SD3.0/SDIO3.0)
  • 2 つのレーンを持つユニバーサル フラッシュ ストレージ (UFS 2.1) インターフェイス
  • 2 つの独立したフラッシュ インターフェイスを以下のように構成
    • 1 つの OSPI または HyperBus™ または QSPI フラッシュ インターフェイス、および
    • 1 つの QSPI フラッシュ インターフェイス

    システム オン チップ (SoC) アーキテクチャ：

  • 16nm FinFET テクノロジ
  • 27mm × 27mm、0.8mm ピッチ、1063 ピンの FCBGA (AND)、IPC クラス 3 PCB 配線に対応

    TPS6594-Q1 コンパニオン パワー マネージメント IC (PMIC)：

  • ASIL-D までの機能安全対応
  • 柔軟なマッピングにより各種の使用事例をサポート

プロセッサ コア：

  • 最大 3 つの C7x 浮動小数点、ベクタ DSP、最高 1.0GHz、240GFLOPS、768GOPS
  • 最大 2 つのディープ ラーニング用マトリクス乗算アクセラレータ (MMAv2)、1.0GHz で最大 16TOPS (8b)
  • 最大 2 つの画像信号プロセッサ (ISP) 搭載ビジョン処理アクセラレータ (VPAC) と複数のビジョン支援アクセラレータ
  • 深度およびモーション処理アクセラレータ (DMPAC)
  • 4 つの Arm Cortex-A72 マイクロプロセッサ サブシステム、最大 2.0GHz
    • クワッド コア Cortex-A72 クラスタごとに 2MB の共有 L2 キャッシュ
    • Cortex-A72 コアごとに 32KB L1 D キャッシュと 48KB L1 I キャッシュ
  • 8 つの最大 1.0GHz の Arm Cortex-R5F MCU
    • 16K I キャッシュ、16K D キャッシュ、64K L2 TCM
    • 分離された MCU サブシステムに 2 つの Arm Cortex-R5F MCU
    • 汎用コンピューティング パーティションに 6 つの Arm Cortex-R5F MCU
  • GPU IMG BXS-4-64、256KB キャッシュ、最大 800MHz、50GFLOPS、4GTexels/s (TDA4VPE)
  • ほぼ最大限の処理権限をサポートするカスタム設計された相互接続構造

    メモリ サブシステム：

  • 最大 8MB のオンチップ L3 RAM、ECC およびコヒーレンシ機能付き
    • ECC エラー保護
    • 共有コヒーレント キャッシュ
    • 内部 DMA エンジンをサポート
  • 最大 2 つの外部メモリ インターフェイス (EMIF) モジュール、ECC 付き
    • LPDDR4 メモリ タイプをサポート
    • 最大 4266MT/s の速度をサポート
    • 最高 34GB/s、最大 2 本の 32 ビット バス、インライン ECC 付き
  • 汎用メモリ コントローラ (GPMC)
  • メイン ドメインの 3x512KB のオンチップ SRAM、ECC 保護付き

    機能安全：

  • 機能安全準拠製品向け (一部の部品番号でのみ対応)
    • 機能安全アプリケーション向けに開発
    • ISO 26262 機能安全システムの設計に役立つ資料を入手可能、ASIL-D/SIL-3 までを対象
    • 決定論的対応能力、ASIL-D/SIL-3 までを対象
    • ハードウェア整合性、MCU ドメイン向け ASIL-D/SIL-3 までを対象
    • ハードウェア整合性、MAIN ドメイン向け ASIL-B/SIL-2 までを対象
    • ハードウェア整合性、メイン ドメインの拡張 MCU (EMCU) 部分向け ASIL-D/SIL-3 までを対象
    • 安全関連の認証
      • ISO 26262 を計画中
  • 部品番号の末尾が Q1 のバリアントについては AEC-Q100 認定済み

    デバイスのセキュリティ (一部の部品番号のみ)：

  • セキュアなランタイム サポートによるセキュア ブート
  • お客様がプログラム可能なルート キー (RSA-4K または ECC-512 まで)
  • 組み込みハードウェア セキュリティ モジュール
  • 暗号化ハードウェア アクセラレータ – ECC 付き PKA、AES、SHA、RNG、DES、3DES

    高速シリアル インターフェイス：

  • 外部ポートをサポートする内蔵イーサネット スイッチ
    • 2 つのポートが 5Gb、10Gb USXGMII/XFI をサポート
    • すべてのポートが 1Gb、2.5Gb SGMII をサポート
    • すべてのポートが QSGMII をサポート可能。最大 1 つの QSGMII をイネーブルにでき、4 つの内部レーンをすべて使用
  • 最大 2 つの 2L/1x4L PCI-Express (PCIe) Gen3 コントローラ
    • Gen1 (2.5GT/s)、Gen2 (5.0GT/s)、Gen3 (8.0GT/s) で動作 (オート ネゴシエーション付き)
  • 1 つの USB 3.0 デュアルロール デバイス (DRD) サブシステム
    • Enhanced SuperSpeed Gen1 ポート
    • Type-C スイッチングをサポート
    • USB ホスト、USB ペリフェラル、USB DRD として個別に構成可能
  • 3 つの CSI2.0 4L カメラ シリアル インターフェース RX (CSI-RX) と、DPHY 付きの 2 つの CSI2.0 4L TX (CSI-TX)
    • MIPI CSI 1.3 準拠 + MIPI-DPHY 1.2
    • CSI-RX は各レーンで最大 2.5Gbps の 1、2、3、4 データ レーン モードをサポート
    • CSI-TX は各レーンで最大 2.5Gbps の 1、2、4 データ レーン モードをサポート

    イーサネット：

  • 2 つの RGMII/RMII インターフェイス

    車載インターフェイス：

  • CAN-FD をフルサポートする 20 個のモジュラー コントローラ エリア ネットワーク (MCAN) モジュール

    ディスプレイ サブシステム：

  • 2 つの DSI 4L TX (最大 2.5K)
  • 1 つの eDP/DP インターフェイス (マルチ ディスプレイ サポート (MST) 付き)
  • 1 つの DPI

    オーディオ インターフェイス：

  • 5 個のマルチチャネル オーディオ シリアル ポート (MCASP) モジュール

    ビデオ アクセラレーション：

  • H.264/H.265 エンコード / デコード (最大 960MP/s)

    フラッシュ メモリ インターフェイス：

  • 組み込み MultiMediaCard インターフェイス (eMMC™ 5.1)
  • 1 つの Secure Digital 3.0/Secure Digital Input Output 3.0 インターフェイス (SD3.0/SDIO3.0)
  • 2 つのレーンを持つユニバーサル フラッシュ ストレージ (UFS 2.1) インターフェイス
  • 2 つの独立したフラッシュ インターフェイスを以下のように構成
    • 1 つの OSPI または HyperBus™ または QSPI フラッシュ インターフェイス、および
    • 1 つの QSPI フラッシュ インターフェイス

    システム オン チップ (SoC) アーキテクチャ：

  • 16nm FinFET テクノロジ
  • 27mm × 27mm、0.8mm ピッチ、1063 ピンの FCBGA (AND)、IPC クラス 3 PCB 配線に対応

    TPS6594-Q1 コンパニオン パワー マネージメント IC (PMIC)：

  • ASIL-D までの機能安全対応
  • 柔軟なマッピングにより各種の使用事例をサポート

TDA4VPE-Q1 TDA4APE-Q1 プロセッサ ファミリは、画期的な Jacinto™ 7 アーキテクチャを基礎とし、ADAS および自律走行車 (AV) アプリケーションを対象としており、ADAS プロセッサ市場においてテキサス・インスツルメンツがリーダーとして 10 年以上蓄積した膨大な市場知識の上に構築されています。TDA4VPE-Q1 TDA4APE-Q1 デバイスは、機能安全準拠の対象アーキテクチャにおける、高性能コンピューティング、ディープ ラーニング エンジン、信号処理および画像処理専用のアクセラレータの独自の組み合わせにより、以下のようなさまざまなイメージング、ビジョン、レーダー、センサ フュージョンおよび AI アプリケーションに最適です。ロボット、移動機械、オフハイウェイ車両コントローラ、マシン ビジョン、AI ボックス、ゲートウェイ、小売オートメーション、医療用画像処理など。TDA4VPE-Q1 TDA4APE-Q1 は、高度なシステム統合によって、従来型とディープ ラーニングの両方のアルゴリズムを業界最高の電力 / 性能比で高精度計算し、集中 ECU またはスタンドアロン センサの複数センサ方式をサポートする先進車載用プラットフォームの拡張とコスト低減を実現できます。主要なコアとして、スカラーおよびベクター コアを持つ次世代 DSP、ディープ ラーニング専用および従来型アルゴリズム用アクセラレータ、汎用計算用の最新の Arm および GPU プロセッサ、統合型次世代イメージング サブシステム (ISP)、ビデオ コーデック、イーサネット ハブ、分離された MCU アイランドが含まれています。これらはすべて、車載グレードの安全性とセキュリティ ハードウェア アクセラレータにより保護されています。

主要な高性能コアの概要

「C7x」次世代 DSP は、 テキサス・インスツルメンツの業界最先端の DSP と EVE コアを 1 つの高性能コアに統合し、浮動小数点ベクトル計算機能を追加することで、ソフトウェアのプログラミングを簡単にしながら従来のコードとの後方互換性を確保しています。新しい「MMAv2」ディープ ラーニング アクセラレータの 1 つのインスタンスは、一般的な車載用の最も厳しい接合部温度である 125℃で動作する場合でも、業界最小の電力エンベロープ内で最大 8TOPS の性能を達成できます。専用 ADAS/AV ハードウェア アクセラレータは、システム性能に影響を及ぼさずに、ビジョン前処理と測距およびモーション処理を実行します。

汎用コンピューティング コアと統合の概要

Arm Cortex-A72 の独立 4 コア クラスタ構成を使うと、ソフトウェア ハイパーバイザの必要性を最小限に抑えながらマルチ OS アプリケーションを簡単に実現できます。4 つの Arm® Cortex®-R5F サブシステムが低レベルのタイム クリティカルなタスクを処理し、Arm® Cortex®-A72 のコアに負荷がかからないようにしてアプリケーションの実行に備えます。内蔵の IMG BXS-4-64 GPU は最高 50GFLOPS の性能を備えており、拡張表示アプリケーションの動的 3D レンダリングを可能にします。既存の世界最先端の ISP に基づいて構築された テキサス・インスツルメンツの第 7 世代 ISP は、より広範なセンサ スイートを処理する柔軟性、より深いビット深度のサポート、分析アプリケーションを対象とした機能を備えています。内蔵セキュリティ機能が現代の攻撃からデータを保護する一方で、内蔵の診断および安全機能は ASIL-D/SIL-3 レベルまでの動作をサポートしています。大きなデータ帯域幅を要求するシステムに対応するため、PCIe ハブとギガビット イーサネット スイッチが内蔵されており、多くのセンサ入力に必要なスループットをサポートするための CSI-2 ポートも内蔵されています。さらに高度な統合のため、TDA4VPE-Q1 TDA4APE-Q1 ファミリには MCU アイランドも内蔵されているため、外部のシステム マイクロプロセッサは不要です。

TDA4VPE-Q1 TDA4APE-Q1 プロセッサ ファミリは、画期的な Jacinto™ 7 アーキテクチャを基礎とし、ADAS および自律走行車 (AV) アプリケーションを対象としており、ADAS プロセッサ市場においてテキサス・インスツルメンツがリーダーとして 10 年以上蓄積した膨大な市場知識の上に構築されています。TDA4VPE-Q1 TDA4APE-Q1 デバイスは、機能安全準拠の対象アーキテクチャにおける、高性能コンピューティング、ディープ ラーニング エンジン、信号処理および画像処理専用のアクセラレータの独自の組み合わせにより、以下のようなさまざまなイメージング、ビジョン、レーダー、センサ フュージョンおよび AI アプリケーションに最適です。ロボット、移動機械、オフハイウェイ車両コントローラ、マシン ビジョン、AI ボックス、ゲートウェイ、小売オートメーション、医療用画像処理など。TDA4VPE-Q1 TDA4APE-Q1 は、高度なシステム統合によって、従来型とディープ ラーニングの両方のアルゴリズムを業界最高の電力 / 性能比で高精度計算し、集中 ECU またはスタンドアロン センサの複数センサ方式をサポートする先進車載用プラットフォームの拡張とコスト低減を実現できます。主要なコアとして、スカラーおよびベクター コアを持つ次世代 DSP、ディープ ラーニング専用および従来型アルゴリズム用アクセラレータ、汎用計算用の最新の Arm および GPU プロセッサ、統合型次世代イメージング サブシステム (ISP)、ビデオ コーデック、イーサネット ハブ、分離された MCU アイランドが含まれています。これらはすべて、車載グレードの安全性とセキュリティ ハードウェア アクセラレータにより保護されています。

主要な高性能コアの概要

「C7x」次世代 DSP は、 テキサス・インスツルメンツの業界最先端の DSP と EVE コアを 1 つの高性能コアに統合し、浮動小数点ベクトル計算機能を追加することで、ソフトウェアのプログラミングを簡単にしながら従来のコードとの後方互換性を確保しています。新しい「MMAv2」ディープ ラーニング アクセラレータの 1 つのインスタンスは、一般的な車載用の最も厳しい接合部温度である 125℃で動作する場合でも、業界最小の電力エンベロープ内で最大 8TOPS の性能を達成できます。専用 ADAS/AV ハードウェア アクセラレータは、システム性能に影響を及ぼさずに、ビジョン前処理と測距およびモーション処理を実行します。

汎用コンピューティング コアと統合の概要

Arm Cortex-A72 の独立 4 コア クラスタ構成を使うと、ソフトウェア ハイパーバイザの必要性を最小限に抑えながらマルチ OS アプリケーションを簡単に実現できます。4 つの Arm® Cortex®-R5F サブシステムが低レベルのタイム クリティカルなタスクを処理し、Arm® Cortex®-A72 のコアに負荷がかからないようにしてアプリケーションの実行に備えます。内蔵の IMG BXS-4-64 GPU は最高 50GFLOPS の性能を備えており、拡張表示アプリケーションの動的 3D レンダリングを可能にします。既存の世界最先端の ISP に基づいて構築された テキサス・インスツルメンツの第 7 世代 ISP は、より広範なセンサ スイートを処理する柔軟性、より深いビット深度のサポート、分析アプリケーションを対象とした機能を備えています。内蔵セキュリティ機能が現代の攻撃からデータを保護する一方で、内蔵の診断および安全機能は ASIL-D/SIL-3 レベルまでの動作をサポートしています。大きなデータ帯域幅を要求するシステムに対応するため、PCIe ハブとギガビット イーサネット スイッチが内蔵されており、多くのセンサ入力に必要なスループットをサポートするための CSI-2 ポートも内蔵されています。さらに高度な統合のため、TDA4VPE-Q1 TDA4APE-Q1 ファミリには MCU アイランドも内蔵されているため、外部のシステム マイクロプロセッサは不要です。
filter その他の Arm ベースのプロセッサ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
34 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート TDA4VPE-Q1、TDA4APE-Q1 Jacinto™ 車載用プロセッサ データシート (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2025年 1月 22日
* エラッタ J784S4, TDA4AP, TDA4VP, TDA4AH, TDA4VH, AM69A Processors Silicon Revision 1.0 (Rev. B) PDF | HTML 2024年 7月 24日
* ユーザー・ガイド J784S4 J742S2 Technical Reference Manual (Rev. D) 2025年 1月 23日
ユーザー・ガイド J784S4, TDA4VH, TDA4AH, TDA4VP, TDA4AP, AM69 Power Estimation Tool User’s Guide (Rev. A) 2024年 12月 23日
アプリケーション・ノート Jacinto 7 LPDDR4 Board Design and Layout Guidelines (Rev. F) PDF | HTML 2024年 8月 5日
アプリケーション・ノート Debugging GPU Driver Issues on TDA4x and AM6x Devices PDF | HTML 2024年 6月 20日
EVM ユーザー ガイド (英語) J742S2XH01EVM Evaluation Module User's Guide PDF | HTML 2024年 6月 17日
アプリケーション・ノート Jacinto7 AM6x, TDA4x, and DRA8x High-Speed Interface Design Guidelines (Rev. A) PDF | HTML 2024年 6月 4日
アプリケーション・ノート MMC SW Tuning Algorithm (Rev. A) PDF | HTML 2024年 5月 14日
アプリケーション・ノート Jacinto7 AM6x/TDA4x/DRA8x Schematic Checklist (Rev. B) PDF | HTML 2024年 4月 4日
技術記事 Building multicamera vision perception systems for ADAS domain controllers with integrated processors PDF | HTML 2024年 1月 5日
技術記事 How to deliver current beyond 100 A to an ADAS processor PDF | HTML 2024年 1月 4日
機能安全情報 J721E, J721S2, J7200, J784S4 MCAL TUV Certification 2023年 12月 22日
アプリケーション・ノート Jacinto7 HS Device Customer Return Process PDF | HTML 2023年 11月 16日
機能安全情報 TÜV SÜD Certificate for Functional Safety Software Development Process (Rev. C) 2023年 9月 11日
ホワイト・ペーパー 高集積プロセッサを活用すると、効率 的なエッジ AI システムを設計可能 (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2023年 5月 3日
ホワイト・ペーパー Designing an Efficient Edge AI System with Highly Integrated Processors... (Rev. A) PDF | HTML 2023年 4月 19日
ホワイト・ペーパー Designing an Efficient Edge AI System with Highly Integrated Processors.... (Rev. A) PDF | HTML 2023年 4月 19日
アプリケーション・ノート UART Log Debug System on Jacinto 7 SoC PDF | HTML 2023年 1月 9日
機能安全情報 Jacinto™ 7 Safety Product Overview PDF | HTML 2022年 8月 15日
アプリケーション・ノート Dual-TDA4x System Solution PDF | HTML 2022年 4月 29日
アプリケーション・ノート SPI Enablement & Validation on TDA4 Family PDF | HTML 2022年 4月 5日
技術記事 How are sensors and processors creating more intelligent and autonomous robots? PDF | HTML 2022年 3月 29日
技術記事 How to simplify your embedded edge AI application development PDF | HTML 2022年 1月 28日
アプリケーション・ノート Enabling MAC2MAC Feature on Jacinto7 Soc 2022年 1月 10日
機能安全情報 Leverage Jacinto 7 Processors Functional Safety Features for Automotive Designs (Rev. A) PDF | HTML 2021年 10月 13日
アプリケーション・ノート TDA4 Flashing Techniques PDF | HTML 2021年 7月 8日
ホワイト・ペーパー Jacinto™ 7 プロセッサのセキュリティ・イネーブラー 英語版 2021年 1月 4日
ホワイト・ペーパー Security Enablers on Jacinto™ 7 Processors.. 2021年 1月 4日
ホワイト・ペーパー Security Enablers on Jacinto™ 7 Processors.... 2021年 1月 4日
ホワイト・ペーパー Enabling Automotive Differentiation through MCU Integration on the Jacinto™ 7 PG 2020年 10月 22日
ホワイト・ペーパー Enabling Automotive Differentiation through MCU Integration on the Jacinto™ 7 PK 2020年 10月 22日
ホワイト・ペーパー 差異化に貢献するマイコンの統合を Jacinto™ 7 プロセッサで実現 英語版 2020年 10月 22日
アプリケーション・ノート OSPI Tuning Procedure PDF | HTML 2020年 7月 8日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

J742S2XH01EVM — TDA4VPE / TDA4APE の評価基板

J742S2XH01EVM 評価基板 (EVM) は、車載と産業用の市場全体にわたるビジョン分析とネットワークの各アプリケーションで、TDA4VPE-Q1 と TDA4APE-Q1 の各プロセッサを評価するためのプラットフォームです。これらのプロセッサは、マルチカメラ、センサ フュージョン、ADAS (先進運転支援システム) ドメイン制御の各アプリケーションで、特に優れた性能を発揮します。J742S2XH01EVM は、プロセッサ SDK のサポート対象です。この評価基板には、基礎的なドライバ、コンピューティングとビジョン向けのカーネル、Jacinto™ 7 (...)

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
ソフトウェア開発キット (SDK)

J742S2-PROCESSOR-LINUX-SDK — Linux® SDK for TDA4APE-Q1 and TDA4VPE-Q1

The J742S2 processor software development kit (SDK) real-time operating system (RTOS) can be used together with either processor SDK Linux® or processor SDK QNX® to form a multiprocessor software development platform for TDA4APE-Q1 and TDA4VPE-Q1 system-on-a-chip (SoCs) within our Jacinto™ (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
TDA4VPE-Q1 — 車載、グラフィックスと AI とビデオ コプロセッシング機能搭載、L2 ドメイン コントローラ向けの SoC (システム オン チップ) TDA4APE-Q1 — 車載、AI とビデオ コプロセッシング機能搭載、L2 ドメイン コントローラ向けの SoC (システム オン チップ)
ダウンロードオプション
ソフトウェア開発キット (SDK)

J742S2-PROCESSOR-QNX-SDK — QNX SDK for TDA4APE-Q1 and TDA4VPE-Q1

The J742S2 processor software development kit (SDK) real-time operating system (RTOS) can be used together with either processor SDK Linux® or processor SDK QNX® to form a multiprocessor software development platform for TDA4APE-Q1 and TDA4VPE-Q1 system-on-a-chip (SoCs) within our Jacinto™ (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
TDA4APE-Q1 — 車載、AI とビデオ コプロセッシング機能搭載、L2 ドメイン コントローラ向けの SoC (システム オン チップ) TDA4VPE-Q1 — 車載、グラフィックスと AI とビデオ コプロセッシング機能搭載、L2 ドメイン コントローラ向けの SoC (システム オン チップ)
ダウンロードオプション
アプリケーション・ソフトウェアとフレームワーク

J742S2-SW — J742S2 software

Software packages for Processor SDK release
サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
TDA4VPE-Q1 — 車載、グラフィックスと AI とビデオ コプロセッシング機能搭載、L2 ドメイン コントローラ向けの SoC (システム オン チップ) TDA4APE-Q1 — 車載、AI とビデオ コプロセッシング機能搭載、L2 ドメイン コントローラ向けの SoC (システム オン チップ)
リクエスト
IDE (統合開発環境)、コンパイラ、またはデバッガ

CCSTUDIO — Code Composer Studio 統合開発環境（IDE）

Code Composer Studio is an integrated development environment (IDE) for TI's microcontrollers and processors. It is comprised of a rich suite of tools used to build, debug, analyze and optimize embedded applications. Code Composer Studio is available across Windows®, Linux® and macOS® platforms.

(...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

こちらの設計リソースは、このカテゴリに属する製品の大半をサポートしています。

サポート状況を確認するには、製品の詳細ページをご覧ください。
開始 ダウンロードオプション
シミュレーション・モデル

J742S2 BSDL Model

SPRM866.ZIP (16 KB) - BSDL Model
ダウンロード
シミュレーション・モデル

J742S2 IBIS Model

SPRM865.ZIP (1496 KB) - IBIS Model
ダウンロード
シミュレーション・モデル

J742S2 Thermal Model

SPRM864.ZIP (0 KB) - Thermal Model
ダウンロード
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
FCBGA (AND) 1063 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ