データシート
LMK00804B-Q1
- 下記内容で AEC-Q100 認定済み
- デバイス温度グレード 1: -40°C～+125°C、TA
- 1.5V～3.3V レベルをサポートする 4 つの LVCMOS/LVTTL 出力
- 付加ジッタ：40MHz で RMS 0.1ps (標準値)
- ノイズ・フロア：40MHz で -168dBc/Hz (標準値)
- 出力周波数：350MHz (最大値)
- 出力スキュー：35ps (最大値)
- 部品間スキュー：550ps (最大値)
- 2 つの入力を選択可能
- CLK_P、CLK_N ペアは LVPECL、LVDS、HCSL、SSTL、LVHSTL、LVCMOS/LVTTL に対応
- LVCMOS_CLK は LVCMOS/LVTTL に対応
- 同期クロック・イネーブル
- コア / 出力電源
- 3.3V/3.3V
- 3.3V/2.5V
- 3.3V/1.8V
- 3.3V/1.5V
- パッケージ：16 ピン VQFN
LMK00804B-Q1 は、差動またはシングルエンド入力に対応できる 2 つの選択可能な入力の 1 つから、最大 4 つの LVCMOS/LVTTL 出力 (3.3V、2.5V、1.8V、1.5V レベル) を分配できる高性能クロック・ファンアウト・バッファおよびレベル・シフタです。クロック・イネーブル入力は内部的に同期されており、クロック・イネーブル端子がアサートまたはアサート解除される際に、出力のラントやグリッチ・パルスが除去されます。クロックがディセーブルの場合、出力は論理 LOW 状態に保持されます。LMK00804B-Q1 はジッタの小さいクロックを 4 つのトランシーバ間に分配でき、カスケード接続されたミリ波レーダー・システムで、総合的なターゲット検出および分解能を向上できます。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | LMK00804B-Q1 1.5V～3.3V、1 入力 4 出力、高性能 LVCMOS ファンアウト・バッファ / レベル・シフタ データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2019年 10月 11日 |
| 機能安全情報 | LMK00804B-Q1 Functional Safety, FIT Rate, Failure Mode Distribution and Pin FMA | PDF | HTML | 2021年 12月 1日 | |||
| EVM ユーザー ガイド (英語) | LMK00804B-Q1EVM User’s guide (Rev. A) | 2019年 8月 26日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
LMK00804B-Q1EVM — 4 出力、低ジッタ、差動/LVCMOS 入力、LVCMOS ファンアウト・バッファの評価ボード
The LMK00804B-Q1 is a low skew, high performance clock fan-out buffer, which distributes up to four LVCMOS/LVTTL outputs (3.3-V, 2.5-V, 1.8-V, or 1.5-V levels). The clocks are derived from one of two selectable inputs, which can accept differential or single-ended input signals. The (...)
ユーザー ガイド: PDF
設計ツール
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア
Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI (...)
設計とシミュレーション向けの環境である PSpice for TI (...)
リファレンス・デザイン
TIDEP-01012 — TIDEP-01012
このカスケード開発キットには、以下のような 2 つの主な使用事例があります。
- MMWCAS-DSP-EVM をキャプチャ・カードとして使用し、mmWave studio ツールと組み合わせて AWR2243 の 4 チップ・カスケード性能を包括的に評価するには、『TIDEP-01012 design guide』 (英語) をお読みください。
- MMWCAS-DSP-EVM を使用してレーダーのリアルタイム SW アプリケーションを開発するには、『TIDEP-01017 design guide』 (英語) をお読みください。
このリファレンス・デザインは、カスケード接続された画像処理レーダーの (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGT) | 16 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。