バージョンを選択

バージョンを選択

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。

ADS127L18-FPGA-EXAMPLE-CODE

ADS127L18 example FPGA code

バージョンを選択
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
最新バージョン
バージョン: 1.0.0
リリース日: 2024/11/07
download

ADS127L18 example Verilog code  — 0 K

Github™
製品
高精度 ADC
ADS127L14 — 4 チャネル、同時サンプリング、512kSPS、広帯域 24 ビット デルタ シグマ ADC ADS127L18 — 8 チャネル、同時サンプリング、512kSPS、広帯域 24 ビット デルタ シグマ ADC

リリース情報

Example FPGA code for ADS127L18 data port

This is an example of how to latch data from the ADS127L18 frame-sync data port that outputs the channel conversion data. The data port is a synchronous, read-only interface with synchronized output clock signals (FSYNC and DCLK) and channel data (DOUTx). This Verilog module captures and splits the continuous 1/2/4/8 lane data (including STATUS and CRC bytes if enabled) into eight separate channels and latches the data between frames.