TIDEP0026
K2E クロック生成リファレンス・デザイン
TIDEP0026
概要
66AK2ExやAM5K2ExなどのARM Cortex-A15をベースとした高性能プロセッサ・デバイスのクロック入力の駆動回路では、過大な負荷、信号の反射やノイズが、性能低下を招くことがあるため、単一のクロック信号源を使うべきではありません。この性能低下は、差動クロック・ツリーを使うことで防止できます。このリファレンス・デザインは、66AK2ExやAM5K2ExファミリのKeyStone II ARM A15 + DSP やARMのみのマルチコア・プロセッサ製品向けの差動クロック・ツリーによるクロック信号発生回路のデモンストレーションを提供します。このデザインは、これらのSoCコア群やインターフェイスに必要なすべてのクロック信号を発生する、完備したクロック・ツリーを提供します。
特長
- 66AK2ExやAM5K2Exの各マルチコアARM Cortex-A15 SoC製品向けの差動クロック・ツリー
- CDCM6208超低消費電力、低ジッタ・クロック・ジェネレータを搭載、SoCとペリフェラル群に必要な、すべてのクロック信号を発生
- CDCM6208 EVMコントロールGUIを使って、制御レジスタの設定値を生成
- 回路図、BOM（部品表）、デザイン・ファイル、ハードウェア・デザイン・ガイドや、テストと評価のために開発されたK2E EVMプラットフォームへの実装を含む、完備したシステム・リファレンスを提供
組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。
設計ファイルと製品
設計ファイル
すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。
TIDRB25.PDF (83 K)
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
技術資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 2
| 種類 | タイトル | 英語版のダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| 設計ガイド | Reference Clock Generation for 66AK2E0x and AM5K2E0x Design Guide | 2014年 10月 8日 | ||||
| アプリケーション・ノート | Hardware Design Guide for KeyStone II Devices | 2014年 3月 24日 |