

Design Guide: TIDA-010260

4T5R 宇宙グレード統合トランシーバ、リファレンス デザイン



概要

このリファレンス デザインは、宇宙アプリケーション向けの設計を採用した 4T5R トランシーバであり、この基板は VITA-57 フォーム ファクタに準拠しています。この設計の中心にあるのは、AFE7950-SP RF サンプリングトランシーバです。設計は X バンドと S バンドのアプリケーション向けに最適化されています。JESD204B 準拠のクロック供給設計と電源設計も含まれています。

リソース

TIDA-010260	デザイン フォルダ
AFE7950-SP	プロダクト フォルダ
LMK04832-SEP	プロダクト フォルダ
LMX2694-SEP	プロダクト フォルダ
TRF0208-SEP	プロダクト フォルダ
TRF0208-SP	プロダクト フォルダ
TPS7H4010-SEP	プロダクト フォルダ
TPS7H4003-SEP	プロダクト フォルダ
TPS73801-SEP	プロダクト フォルダ

特長



- バンドごとに独立した NCO
- 内部または外部のクロック供給を選択可能
- 効率的なオンボード電源設計
- 宇宙グレードの受動部品と互換
- 外部またはローカライズされた低周波数リファレンス
- VITA-57 準拠のフォーム ファクタ

アプリケーション

- 通信ペイロード
- レーダー画像処理ペイロード
- コマンドおよびデータ処理 (C & DH)



テキサス・インスツルメンツの E2E™ サポート エキスパートにお問い合わせください。



1 システムの説明

通信やレーダーに関連する衛星ペイロードアプリケーションは、マルチチャネルの高周波トランシーバを必要とします。これらのシステムでは、さまざまな帯域、テレメトリ、GPS を使用して、通信チャネルに関連するさまざまな機能に対処する必要があります。これらの機能は独立して作成できますが、すべての機能を 1 つの設計に統合することで、物理的なスペースを節約し、複雑さを軽減できます。この設計には、低軌道 (LEO) 衛星アプリケーションでの動作をサポートするために、放射線耐性を強化したアクティブ デバイスと宇宙グレードの受動部品が必要です。

2 システム概要

2.1 ブロック図

図 2-1 に、このリファレンス デザインのブロック図を示します。




図 2-1. TIDA-010260 のブロック図

図 2-2 に、この電源設計のブロック図を示します。




図 2-2. 電源設計のリファレンス デザイン

2.2 設計の考慮事項

この設計の中心は、統合型 RF サンプリグ トランシーバである AFE7950-SP です。LMK04832-SEP は、LMX2694-SEP に対する低周波数リファレンスです。また、LMK04832-SEP は FPGA 向けの低周波クロック信号と SysRef 信号を AFE と FPGA に提供し、JESD204B デジタル インターフェイス プロトコルをサポートします。LMX2694-SEP は、低位相ノイズで高周波のサンプリグ クロックを AFE に供給します。すべての受信チャンネルでアクティブ バランを利用してシングルエンド入力を差動出力に変換し、ADC 入力と接続します。低周波数の送信チャンネルでも、アクティブ バランを使用して差動 DAC 出力をシングルエンドに変換します。高周波の送信チャンネルは、パッシブ バランを使用して差動出力をシングルエンドに変換します。物理的なスペースの割り当てが少ないため、ほとんどのレールで DC/DC コンバータを使用して電源の効率を上げ、部品数を最小限に抑えて最高の効率を維持します。

2.3 主な使用製品

2.3.1 AFE7950-SP

AFE7950-SP は、最大 4 つの送信チャンネルと 6 つの受信チャンネルをサポートする放射線耐性のある統合型 RF サンプリグ トランシーバです。AFE7950-SP は、ローカル高周波数サンプリグ クロックを生成するための内部 PLL/VCO を内蔵しています。また、より良い位相ノイズ源が必要な場合、デバイスは外部サンプリグ クロックを受け付けます。各チャンネルには数値制御発振器 (NCO) が組み込まれており、任意の RF 周波数帯域に対して信号を独立してプログラムできます。各チャンネルにはデジタル ステップ アッテネータ (DSA) も搭載されています。このデバイスは、1200MHz までの瞬時信号帯域幅をサポートしています。データレート、serdes 速度、周波数帯域を調整して、特定のアプリケーションに合わせて最適化するための構成オプションが多数用意されています。

2.3.2 LMK04832-SEP

LMK04832-SEP は、放射線耐性を備えた高性能クロック コンディショナで、JESD204B/C をサポートしています。LMK04832-SEP には、クロックまたは SysRef 出力として構成可能な 14 のクロック出力と 2 つの PLL (フェーズ ロック ループ) を備えています。最初の PLL はジッタ クリーナとして動作し、VCXO などのローカライズされた低ジッタのリファレンス ソースを低周波のシステム リファレンスにロックします。2 番目の PLL は、内部 VCO (電圧制御発振器) を低ジッタ リファレンスにロックします。このデバイスは、デュアル PLL、シングル PLL、またはクロック分配モードをサポートしています。

2.3.3 LMX2694-SEP

LMX2694-SEP デバイスは、耐放射線性、低位相ノイズ、広帯域のフェーズ・ロック・ループ (PLL) で、電圧制御発振器 (VCO) が内蔵され、39.3MHz～15.1GHz の周波数をサポートします。このデバイスには、独立した出力分周器で制御される 2 つの出力があります。

2.3.4 TRF0208-SEP

TRF0208-SEP は、DC 近傍から 11GHz で動作する耐放射線特性完全差動 RF アンプ (FDA) です。この RF FDA アンプは、シングルエンドから差動への変換 RF アンプ (S2D) または差動からシングルエンドへの変換を行う RF アンプ (D2S) として動作可能です。TRF0208-SEP は 3.3V 単一電源から 138mA (455mW) を必要とします。

2.3.5 TPS7H4010-SEP

TPS7H4010-SEP は、放射線に強い同期整流降圧型 DC/DC コンバータで、3.5V ～ 32V の範囲の電源電圧から、最大 6A の負荷電流を駆動できます。このデバイスは、非常に優れた効率と出力精度を、ごく小さな設計寸法で実現します。

2.3.6 TPS73801-SEP

TPS73801-SEP は、高速過渡応答に最適化された放射線耐性がある低ドロップアウト (LDO) レギュレータです。このデバイスは、300mV のドロップアウト電圧で、最大 1A の電流を出力できます。このデバイスは出力電源ノイズが非常に低いため、ノイズの影響を受けやすい RF 電源アプリケーションに最適です。

3 ハードウェア、ソフトウェア、テスト要件、テスト結果

3.1 ハードウェア要件

テキサス・インスツルメンツのツールを使用してリファレンス デザインを評価するには、以下のハードウェアが必要です。

- TIDA-010260 リファレンス デザイン ボード
- FMC インターフェイス ボード
- TSW14J56EVM
- 冷却用外部ファン
- USB2ANY プログラミング ポッド
- 高品質 491.52MHz Wenzel 発振器または同等品
- 目的のレシーバ周波数に対応するバンドパスフィルタ
- SSMC から SMA へのアダプタ: Radial 5945-9503-000 (または同等品)

このリファレンス デザインを評価するには、以下の試験装置が必要です。

- Agilent PSA E4445A スペクトラム アナライザまたは同等品
- Rohde および Schwarz SMA100B 信号ジェネレータまたは同等品
- TSW14J56 電源 (5V, 3.5A)
- TIDA-010260 リファレンス デザイン電源 (5V, 5.0A)
- 高速オシロスコープ (オプション)

3.2 ソフトウェア要件

このリファレンス デザインを評価するには、ti.com から入手できるリリース済みバージョンのソフトウェアが必要です。

- [HSDC Pro GUI](#)
- [TICS Pro GUI](#)
- AFE7950 Latte:
 - 要求されたリンクに基づいて、MySecure フォルダから最新の EVM GUI ソフトウェアにアクセス
 - 詳細については、『[AFE7950EVM ユーザー ガイド](#)』を参照してください。

3.3 テスト構成

図 3-1 に、テスト設定のブロック図を示します。図 3-2 にテスト設定の写真を示します。




図 3-1. テスト設定のブロック図




図 3-2. テスト構成

3.4 ハードウェアの構成

基板と機器をセットアップするには、次の手順に従います。

- TSW14J56 の接続
 - 5V 電源ケーブルを TSW14J56 に接続します
 - 電圧を 5.0V (または最大 5.5V) に設定します
 - 電流制限が 3.5A 以上に設定されていることを確認します
 - USB 接続経由で PC を評価基板に接続します
 - ボード上のパワー スイッチがオンになっていることを確認します
- FMC インターフェイス ボードを TSW14J56 に接続します
 - 外部 491.52MHz Wenzel 発振器 (または同等品) を J3 CLKINP SMA コネクタに接続します
 - 「USB2ANY」というラベルの付いたコネクタに USB2ANY からのケーブルを差し込みます
 - 5V 電源ケーブルを差し込み、電圧を 5.2V に設定します (電流制限が 5A 以上であることを確認してください)
 - USB コネクタ経由で PC を FMC インターフェイス ボードに接続します
 - J6 の位置 K、L、N に配置されているジャンパを確認します
 - ジャンパ J6 の位置 M は、LMK または LMX デバイスへのプログラミングを選択します。最初に、ジャンパが配置されていないことを確認します。
- TIDA-010260 リファレンス デザインを FMC インターフェイス ボードに接続します。
 - ファンの電源をインターフェイス ボードの Fan Power コネクタに接続します
 - 追加の冷却ファンがオンになっており、AFE7950-SP ボード上に風を送っていることを確認します
 - TXA 出力をスペクトラム アナライザに接続します
 - 信号ジェネレータを BPF 経由で RXA 入力に接続します
- スペクトル アナライザの設定
 - 中心周波数を次のように設定します: 2210 MHz
 - 周波数スパンを次のように設定します: 5 MHz
 - 参照レベル: 8.8dBm
 - RBW: 3 kHz
 - VBW: 3 kHz

- Attn: 28 dB

3.5 テスト方法

3.5.1 TSW14J56 の初期セットアップ

TSW14J56 の初期セットアップ。完了後は、電源やデータにグリッチがない限り、J56 の設定は不要です。

- HSDC Pro の起動
- 使用可能なボードを選択し、OK をクリックします
- ADC タブのままにします
 - AFE79xx_2x2RX_24410 初期ファイルをロードします
 - データ キャプチャ オプション > キャプチャ オプションを選択し、サンプル数を 16384 に変更します
 - テストオプション > ノッチ周波数ピンを選択し、基本のノッチを 100 に変更します
 - 解析ウィンドウ (サンプル) を 16384 に変更します
 - ADC 出力データレートを 245.75M に変更します
 - レーン レートのポップアップウィンドウで OK を押します
- DAC タブに切り替えます
 - AFE79xx_2x2TX_44210 初期ファイルをロードします
 - スケール係数を 0.9 に変更します
 - データ レートを 491.52M に変更します
 - Tone BW を 1 に、# を 1 に、Tone Center を 10M にそれぞれ変更します
 - トーン選択を実数から複素数に変更します
 - トーンの作成を押します
 - 送信を押します

3.5.2 リファレンス デザインのテスト手順

これは、リファレンス デザインを評価するための基本的なテスト手順です。

- AFE7950-SP 向け電源のリファレンス デザインを接続します
 - 電源電圧を 5.2V に設定します (ケーブル上での電圧損失のヘッドルーム)
 - 電流制限を 5.0A に設定します (** 重要: デバイスは 4A を超える電流を消費します **)
 - 5V 電源をオンにします
 - 初期電流が 1.25A +/- 0.2A であることを確認します
- LMK04832-SEP の低周波数クロックのセットアップ
 - TICS Pro GUI の起動
 - インターフェイス ボード上のジャンパ J6 位置 M が配置されておらず、LMK デバイスがプログラムされていることを確認します。
 - 選択: デバイス > クロック ジェネレータ / ジッタ クリーナ (デュアル ループ) > LMK04832-SP を選択
 - ファイル > 負荷 > LMK04832-SEP_TICsPro_122p88M_CLKINBypass_LMXRef.tcs を選択
 - 消費電流は次の値に増加します: 1.47A +/- 0.2A
 - デバッグ / 検証のコツ
 - TSW14J56 の LED D2 が点滅を開始し TSW14J56 が適切なクロックを取得していることを示します
 - LMK 出力の C95 コンデンサのスコープ プローブにより 122.88MHz 信号を確認します
- LMX2694-SEP 高周波クロックのセットアップ
 - ジャンパをインターフェイス ボードの J6 位置 M に配置し、LMX プログラミングを有効にします
 - TICS Pro で、以下の項目を選択します。デバイス > PLL + VCO > LMX2694 を選択
 - ファイル > 負荷 > LMX2694-SEP_122p88Ref_122p88PFD_11796p48M.tcs を選択
 - 消費電流は次の値に増加します: 1.55A +/- 0.2A
- Latte 経由で AFE7950-SP をセットアップ
 - AFE79xx Latte を起動します
 - Setup.py を選択し、F5 キーを押して起動します
 - 約 8 秒で実行されます

- エラーがないことが想定されています
- devInit.py を選択し、F5 キーを押して起動します
 - 約 30 秒で実行されます
 - 1 つのエラーが予想されますが、これは無視できます
 - 新規セッションごとに 1 回だけ起動する必要があります
- AFE7950-SP_12GClk_ExtClk.py を選択し、F5 キーを押して実行します
 - 30~90 秒で実行されます
 - エラーがないことが想定されています
 - 起動プログラミング中に電流が上下に変動します
 - 消費電流: 3.95A +/- 0.3A
 - デバッグのコツ:
 - リンクが適切に確立されていない場合は、次の Latte コマンドで SYNC パルスを再開します:
AFE.adcDacSync()
 - TSW14J56 の LED D2 がまだ点滅していることを確認します
 - 消費電流が予想されるレベルであることを確認します
- TX および RX 動作の確認
 - 起動後、Latte エラーがなく、2110MHz で約 4dBm の TX 出力トーンを確認します。
 - 目的の周波数でのケーブル損失が考慮されていることを確認します
 - HSDC Pro タブを ADC に切り替え、Capture を押します
 - チャンネル選択が、RXA に対応するチャンネル 1 であることを確認します
 - FFT のキャプチャが成功したことを確認し、TSW14J56 の LED D4 が点滅していることを確認します

3.6 テスト結果

3.6.1 TXA/B DAC 出力テスト結果

構成ファイルは、チャンネル TXA および TXB に設定され、NCO は 2.1GHz に設定されています。TSW14J56 は、10MHz オフセットのトーンでセットアップされています。出力トーンは約 2110MHz になります。マルチトーンの設定が原因で、オフセットは正確に 10MHz ではないことに注意してください。図 3-3 に、出力トーンのパフォーマンスを示します。

1MHz オフセット時のスプリアスは、1.2V、1.8V、3.3V DC-DC スイッチャからのものです。1.2V 電源は近接しているため、外部クロックに最も顕著に結合します。

出力電力は約 4dBm です。TRF0208-SEP デバイスがオーバードライブされないように、構成ファイルは AFE7950-SP 上の 10dB アッテネータと通信します。




図 3-3. TXA/B DAC 出力性能

3.6.2 TXC/D DAC 出力テスト結果

構成ファイルは、チャンネル TXC および TXD で設定され、NCO は 8.2GHz に設定されています。期待される出力トーンは約 8210MHz です。これらのチャンネルは TRF0208-SEP を使用せず、パッシブ バランを使用します。したがって、デジタル アッテネータを使用する必要はありません。図 3-4 に、出力性能を示します。

前述のように、1.0MHz オフセット スプリアスは DC/DC コンバータからのものです。8.2GHz では TXD はよくマッチングしていますが、TXC ではボードの反対側にバランが配置されており、追加のピア インダクタンスによりマッチングが最適点よりずれています。このため、このチャンネルのゲインは低いのですが、レイアウトまたはマッチング 微調整により回復できます。




図 3-4. TXD DAC 出力性能

3.6.3 RXA/B ADC のテスト結果

この構成ファイルには、NCO を 2.1GHz に設定した RXA チャンネルと RXB チャンネルも含まれています。2140MHz でトーンを注入します。適切な SNR 性能を得るには、信号をフィルタリングする必要があります。基本信号の振幅を調整して、読み取り値が約 -3dBFS になるようにします。これはおそらく -10~-12dBm 前後のシグナル ジェネレータの電力であると考えられます。

図 3-5 に、単一トーン キャプチャからの FFT スペクトルを示します。SNR 性能は約 51dBFS です。SFDR 性能は約 66dBFS です。HD2、HD3 の性能は非常に優れており、85dBFS 未満です。TXA と TXB は切り離されており、FFT のキャプチャに影響を及ぼすブリードスルー部品を除去していることに注意してください。




図 3-5. RXA/B ADC の FFT スペクトル

3.6.4 RXC/D ADC テスト結果

構成ファイルはチャンネル RXC と RXD で設定され、NCO は 7.9GHz に設定されています。信号ジェネレータは 7.94GHz に設定され、適切なフィルタを通して供給されます。-12dBFS 基本信号を発生するように、信号ジェネレータを設定します。信号ジェネレータの電力は、ケーブルやフィルタの損失にもよりますが、約 -2~0dBm です。

図 3-6 に、単一トーン キャプチャからの FFT スペクトルを示します。SNR 性能は -54dBFS 前後です。SFDR 性能は -70dBFS 前後です。HD2 と HD3 の性能は非常に優れており、-86dBFS 未満です。




図 3-6. RXC ADC の FFT スペクトル

3.6.5 FB2 ADC テスト結果

設定ファイルは、FB2 チャンネル NCO を 1.7GHz に設定します。適切なバンドパスフィルタを通して 1740MHz でトーンを注入します。フィードバックチャンネルをキャプチャするには、HSDC Pro ini ファイルを次のように変更します：AFE79xx_1x2FB_44210。ADC データレートを 491.52M に変更します。

基本信号の振幅を調整して、読み取り値を約 -3dBFS にします。これは、ケーブルとフィルタの損失にもよりますが、-10dBm~-14dBm 程度の信号ジェネレータの電力であると考えられます。

図 3-7 に、単一トーンキャプチャからの FFT スペクトルを示します。SNR 性能は約 43dBFS です。FB スペクトルの汚染を防止するために、すべての TX 出力は切り離されています。




図 3-7. FB2 ADC の出力 FFT スペクトル

3.7 代替構成

3.7.1 内部 AFE7950-SP PLL/VCO

3.7.1.1 簡単な方法 - 内部 PLL/VCO

AFE7950-SP デバイスの内部 PLL/VCO を使用するオプションもあります。「簡単な方法」では、既存の接続を使用し、ソフトウェアのプログラミングのみを変更します。この手法では、高周波クロックの代わりに 491.52MHz リファレンス信号を供給するように LMX2694 をプログラムします。これはリファレンスボード上で簡単に変更できるものですが、実際には、次のセクションで概要を示す適切なやり方は、LMK04832-SEP のみを使用して AFE7950-SP へのクロックリファレンスを生成する方法です。

このやり方では主な起動手順に従いますが、別の LMX2694 ファイルと別の Latte ファイルに置き換えます。

- LMX2694-SEP: LMX2694-SEP_122p88Ref_122p88PFD_491p52M.tcs
- Latte: AFE7950-SP_EVM_Mode2H.py

この LMX ファイルは、AFE7950-SP が内部 PLL/VCO のリファレンスとして使用する 491.52MHz 信号を出力します。Latte ファイルは、内部 PLL/VCO と結合します。例として、[図 3-8](#) に内部 PLL/VCO 使用時の TXA 出力スペクトルを示します。




図 3-8. AFE7950-SP 内部 PLL/VCO による TXA 出力スペクトル

3.7.1.2 適切な方法 - 内部 PLL/VCO

内部 PLL/VCO を使用する「適切な方法」は、LMX2694 を完全にバイパスし、LMK04832 からリファレンスを直接駆動することです。このやり方では、ボード上で半田付けを行い変更する必要があります (これは「簡単な方法」ではありません)。

この構成を実装するには、次のハードウェア変更が必要です。

- C181、C194: インストールしない
- C28、C45: 0.1 μ F のカップリング コンデンサを配置
- R48: 取り付けない (LMX2694 への電源が切断される)

起動シーケンスは、以下に従ってプログラミング ファイルを変更します。

- LMK04832-SEP: LMK04832-SEP_TICsPro_491p52_CLKINBypass_LMXBypass.tcs
- Latte: AFE7950-SP_EVM_Mode2H.py

LMK ファイルは、AFE7950-SP クロック入力に直接供給する 491.52MHz リファレンスを出力します。LMX パーツではプログラミングは実行されません。

3.7.2 TCXO 内部動作

デフォルトのテスト手順の概要では、491.52MHz で外付けの高品質基準発振器を使用します。この発振器は、バイパスモードでは LMK04832-SEP によってバッファまたは分周されます。代わりに、このリファレンス デザインは 30.72MHz TCXO をオンボード実装しています。この TCXO は、LMK 内部 PLL/VCO のリファレンスとして使用できます。このやり方では、内部 PLL/VCO は 2949.12MHz にロックされます。この出力信号を分周し、必要なクロックを AFE、LMX、FPGA に供給します。

LMK04832 の起動中に次の構成ファイルを実行することで、このアプローチを実装します。

- LMK04832-SEP: LMK04832-SEP_TICsPro_2949p12M_VCO_30p72_TCXO.tcs

このアプローチの欠点は、Wenzel 発振器のような高品質の TCXO と比較して、LMK VCO から生成される AFE 基準信号の位相ノイズ性能が低下することです。[図 3-9](#) に、基準信号が LMK VCO から生成される内部 PLL/VCO クロック付き AFE7950-SP の性能を示します。




図 3-9. TCXO から取り出した LMX リファレンスを使用する TXA 出力

3.7.3 400MHz 帯域幅 RX の構成

デフォルト構成では、JESD LMFS 設定および 200MHz レシーバ帯域幅に対応する 245.76MSPS データレートをサポートする構成を持つ ini ファイルが使用されます。この構成は、400MHz 帯域幅に対応する 491.52MSPS のデータレートをサポートするように変更することもできます。次の Latte ファイルを置き換えます。

- Latte:AFE7950-SP_EVM_Mode3H_Clk12G.py

HSDC Pro で、次の変更を行います。

- 新しい ini ファイルをロードします:AFE79xx_2x2RX_44210.ini
- サンプルレート:491.52M

この構成では、すべての RX チャンネルが 491.52MSPS に構成され、すべてのレーンが消費されるため、フィードバックパスがディセーブルされることに注意します。

4 設計とドキュメントのサポート

4.1 デザイン ファイル

4.1.1 回路図

回路図をダウンロードするには、[TIDA-010260](#) のデザイン ファイルを参照してください。

4.1.2 BOM

部品表 (BOM) をダウンロードするには、[TIDA-010260](#) のデザイン ファイルを参照してください。

4.2 ツール

[TSW14J56](#) JESD204B FPGA パターン / キャプチャカード

4.2.1 Latte コマンド

次の表に、基板の状態を変更または評価するための便利な Latte コマンドを示します。

パラメータ	Latte コマンド	注
チャンネル出力の調整	AFE.TOP.overrideTdd(15,2,15)	Rx, FB, Tx 15(d) = 1111(b)= すべて On
DSA 設定の調整	AFE.DSA.set<Path>Dsa(<Ch>,<Attn>)	<Path> = Tx, Rx, Fb <Ch> = 0, 1, 2, 3 たとえば、 AFE.DSA.SetTxDsa(0,10)
NCO 設定の調整	AFE.update(<Path>Nco(<Ch>,<Freq>)	<Path> = Tx, Rx, Fb <Ch> = 0, 1, 2, 3 たとえば、 AFE.updateTxNco(0,2100)
Re-sync DAC	AFE.adcDacSync()	
温度測定	AFE.getDeviceTemp()	

4.2.2 構成ファイル

4.2.2.1 Latte 設定ファイル

このドキュメントでは、以下の Latte 設定ファイルを参照しています。

AFE7950-SP_12GClk_ExtClk.py	11,796.48MHz 外部クロック
AFE7950-SP_EVM_Mode2H.py	11,796.48MHz 内部クロック
AFE7950-SP_EVM_Mode3H_Clk12G.py	11,796.48MHz 内部クロック、RX Fd = 491.52M

4.2.2.2 LMK/LMX 構成ファイル

以下の構成ファイルを使用して、LMK04832-SEP をプログラムします。

- LMK04832-SEP_TICsPro_122p88_CLKINBypass_LMXRef.tcs
 - 491.52MHz 入力、122.88MHz 出力
- LMK04832-SEP_TICsPro_491p52_CLKINBypass_LMXBypass.tcs
 - 491.52MHz 入力、491.52MHz 出力
- LMK04832-SEP_TICsPro_2949p12M_VCO_30p72_TCXO.tcs
 - 30.72MHz 入力、122.88MHz 出力

以下の構成ファイルを使用して、LMX2694-SEP をプログラムします。

- LMX2694-SEP_122p88Ref_122p88PFD_11796p48M.tcs
 - 11,796.48MHz クロック出力

- LMX2694-SEP_122p88Ref_122p88PFD_491p52M.tcs
 - 491.52MHz クロック出力

4.2.3 トラブルシューティング

このセクションでは、一般的な問題を解決するための指針を示します。

- 'J56 にフラッシュライトが点灯しない
 - 491.52MHz リファレンスが機能していることを確認します
 - インターフェイス ボード上の LMK ジャンパがプログラミング用に正しく配置されている、あるいは配置されていないことを確認します
- TX 出力ノイズが非常に大きい
 - DAC 再同期コマンドの発行
 - パワー サイクルを実行して、最初から再起動
- 1 つまたは複数の RX チャンネルにデータがありません
 - オーバーライドでチャンネルが無効になっていないことを確認します
 - FMC コネクタが正しく装着されていることを確認します
- 1 つまたは複数の RX チャンネルのノイズが非常に大きい
 - 初期ファイルが適切であることを確認する
 - パワー サイクルを実行して、最初から再始動
 - 'J56 の電源を入れ直し、HSDC Pro を再始動します
- Latte が起動中にエラーを報告する
 - 電圧と電流の制限が適切に設定されていることを確認
 - パワー サイクルを実行して、最初から再起動

4.3 ハードウェア識別情報

4.3.1 リワークの修正

最適な性能を実現するためのボード上のハードウェア変更を下の表に示します。

面積	リワーク	注
リファレンス クロック	DNI C78, C85	OscOut 偶発事象への DCLK2 パスをディスエーブル

4.3.2 リファレンス デザイン ボードの位置識別

ボード上の主要コンポーネントとポートを [図 4-1](#) で識別します。




図 4-1. リファレンス デザイン ボードの識別

4.3.3 FMC インターフェイス ボードの位置識別

図 4-2 に、FMC インターフェイス ボード上の主要なコネクタとポートを示します。




図 4-2. FMC インターフェイス ボードの識別

4.4 ドキュメントのサポート

1. テキサス・インスツルメンツ、[12 GSPS DAC および 3 GSPS ADC を装備した AFE7950 4T6R RF サンプルング AFE データシート](#)。

4.5 サポート・リソース

[テキサス・インスツルメンツ E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

4.6 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

5 著者について

ラッセル・ホッペンシュタインは、航空宇宙および防衛セクターを支援するシステム エンジニアリング マーケティング (SEM) グループのシステム エンジニアです。半導体分野で、通信および防衛市場向けの高性能 RF デバイスや RF サンプルング データ コンバータを扱って 20 年以上の経験を有しています。以前は、ワイヤレス インフラ市場向けに RF トランシーバ、アクティブ アンテナ システム、線形化パワー アンプを設計していました。テキサス大学オースティン校で BSEE を取得し、テキサス大学アーリントン校で MSEE を取得しています。

6 改訂履歴

Changes from Revision * (March 2024) to Revision A (November 2024)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• TRF0208-SP/SEP 型番を訂正するために TIDA-010260 ブロック図を更新	2
• 「TRF0208-SEP」セクションを追加	4

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated