

## Analog Engineer's Circuit

## バンドパス フィルタが適用された反転アッテネータ回路




Caelan (Zak) Kaye

## 設計目標

入力		出力		電源		
$V_{iMin}$	$V_{iMax}$	$V_{oMin}$	$V_{oMax}$	$V_{cc}$	$V_{ee}$	$V_{ref}$
100mV <sub>pp</sub>	50V <sub>pp</sub>	1mV <sub>pp</sub>	500mV <sub>pp</sub>	15 V	-15 V	0 V

## 設計の説明

この調整可能なバンドパス アッテネータは、10Hz ~ 100kHz の周波数範囲にわたって信号レベルを -40dB 減衰させます。また、DC 出力レベルを独立に制御できます。この設計では、指定の帯域範囲内での減衰を最小化するため、極周波数が通過帯域外で選択されています。



## デザイン ノート

1.  $V_{ref}$  に DC 電圧が印加される場合、同相制限を必ずチェックしてください。
2. 負荷の問題を回避し、安定性を維持するため、 $R_3$  はできるだけ小さくしてください。
3. ローパスフィルタの 2 番目の極の周波数 ( $f_{p3}$ ) は、最初の極の周波数 ( $f_{p2}$ ) の 2 倍以上にしてください。

## 設計手順

1. パスバンド ゲインを設定します。

$$\text{Gain} = -\frac{R_2}{R_1} = -0.01 \frac{\text{V}}{\text{V}} (-40\text{dB})$$

$$R_1 = 100\text{k}\Omega$$

$$R_2 = 0.01 \times R_1 = 1 \text{ k}\Omega$$

2. ハイパス フィルタの極周波数 ( $f_{p1}$ ) を  $f_l$  よりも低く設定します。

$$f_l = 10\text{Hz}, f_{p1} = 2.5\text{Hz}$$

3. ローパス フィルタの極周波数 ( $f_{p2}$  および  $f_{p3}$ ) を  $f_h$  より高く設定します。

$$f_h = 100\text{kHz}$$

$$f_{p2} = 150\text{kHz}$$

$$f_{p3} \geq 2 \times f_{p2} = 300\text{kHz}$$

$$f_{p3} = 300\text{kHz}$$

4.  $C_1$  を計算し、 $f_{p1}$  の位置を設定します。

$$C_1 = \frac{1}{2\pi \times R_1 \times f_{p1}} = \frac{1}{2\pi \times 100\text{k}\Omega \times 2.5\text{Hz}} = 0.636 \mu\text{F} \approx 1 \mu\text{F (Standard Value)}$$

5.  $f_{p2}$  および  $f_{p3}$  を設定するための部品を選択します。

$$R_3 = 8.2\Omega \text{ (provides stability for cap loads up to } 100\text{nF)}$$

$$C_2 = \frac{1}{2\pi \times (R_2 + R_3) \times f_{p2}} = \frac{1}{2\pi \times 1008.2\Omega \times 150\text{kHz}}$$

$$= 1052\text{pF} \approx 1200\text{pF (Standard Value)}$$


$$C_3 = \frac{1}{2\pi \times R_3 \times f_{p3}} = \frac{1}{2\pi \times 8.2\Omega \times 300\text{kHz}} = 64.7 \text{ nF} \approx 68\text{nF (Standard Value)}$$

## 設計シミュレーション


### DC シミュレーション結果

アンプは、非反転ピンに印加された DC 電圧を、オペアンプの同相制限 (この設計では  $\pm 13\text{V}$ ) まで通過させます。

## AC シミュレーション結果



## 過渡シミュレーション結果



## 設計の参照資料

テキサス・インスツルメンツ、[バンドパス フィルタ付き反転アッテネータ回路のシミュレーション](#)、SPICE 回路シミュレーションファイル

テキサス・インスツルメンツ、[誤差 0.1dB 未満のバンドパス フィルタ付き -40dB アッテネータ](#)、リファレンス デザイン

**設計に使用されているオペアンプ**

OPA1612	
$V_{SS}$	4.5V~36V
$V_{inCM}$	$V_{ee}+2V \sim V_{cc}-2V$
$V_{out}$	$V_{ee}+0.2V \sim V_{cc}-0.2V$
$V_{os}$	100 $\mu$ V
$I_q$	3.6mA/Ch
$I_b$	60nA
UGBW	40 MHz
SR	27V/ $\mu$ s
チャンネル数	1 および 2
OPA1612	

**設計の代替オペアンプ**

OPA172	
$V_{SS}$	4.5V~36V
$V_{inCM}$	$V_{ee}-100mV \sim V_{cc}-2V$
$V_{out}$	レール ツー レール
$V_{os}$	200 $\mu$ V
$I_q$	1.6mA/Ch
$I_b$	8pA
UGBW	10 MHz
SR	10V/ $\mu$ s
チャンネル数	1、2、4
OPA172	

**商標**

すべての商標は、それぞれの所有者に帰属します。

**改訂履歴**

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

**Changes from Revision A (February 2019) to Revision B (October 2024) Page**

- 文書全体にわたって表、図、相互参照の書式を更新..... 1

**Changes from Revision \* (July 2017) to Revision A (February 2019) Page**

- タイトルのサイズを小さくし、タイトルのロールを「アンプ」に変更。回路クックブックのランディング ページへのリンクを追加。..... 1

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated