


非反転アンプ回路

設計目標

入力		出力		電源	
ViMin	ViMax	VoMin	VoMax	Vcc	Vee
-1V	1V	-10V	10	15V	-15V

設計の説明

このデザインは、入力信号 V_i を $10V/V$ の信号ゲインで増幅します。この回路の入力インピーダンスはオペアンプの非常に高い入力インピーダンス(例: $G\Omega$)により決定されるため、入力信号を高インピーダンスのソース(例: $M\Omega$)から供給できます。非反転アンプの同相電圧は、入力信号と等しくなります。



デザイン・ノート

1. オペアンプの線形出力動作範囲内で使用してください。この範囲は通常、 A_{oL} のテスト条件に記載されています。同相電圧は、入力信号と同じです。
2. この回路の入力インピーダンスは、アンプの入力インピーダンスと同じです。
3. 値の大きい抵抗を使用すると、回路の位相マージンが劣化し、回路に追加のノイズが発生することがあります。
4. 安定性の問題を最小限に抑えるため、アンプの出力に容量性の負荷を直接配置することは避けてください。
5. 非反転アンプの小信号帯域幅は、回路のゲインと、アンプのゲイン帯域幅積(GBP)に依存します。 R_1 と並列にコンデンサを追加すると、追加のフィルタリングを実現できます。また、 R_1 と並列にコンデンサを追加することで、値の大きい抵抗を使用したときの回路の安定性も向上します。
6. 大信号の性能は、スルー・レートにより制限されることがあります。この理由から、スルーに起因する歪みを最小限にするため、データシートにある最大出力スイングと周波数との関係プロットをチェックしてください。
7. オペアンプの線形動作領域、安定性、スルーに起因する歪み、容量性負荷の駆動、ADCの駆動、および帯域幅の詳細については、「設計の参照資料」セクションを参照してください。

設計手順

この回路の伝達関数を次に示します。

$$V_o = V_i \times \left(1 + \frac{R_1}{R_2}\right)$$

1. ゲインを計算します。

$$G = \frac{V_{o,max} - V_{o,min}}{V_{i,max} - V_{i,min}} \quad \left(\begin{array}{l} (\\ (\end{array} \right.$$

$$G = \frac{10V - (-10V)}{1V - (-1V)} = 10V / V$$

2. R_1 と R_2 の値を計算します。

$$G = 1 + \frac{R_1}{R_2}$$

$$\text{Choose } R_1 = 9.09k\Omega$$

$$R_2 = \frac{R_1}{G-1} = \frac{9.09k\Omega}{10V/V - 1} = 1.01k\Omega$$

3. スルーに起因する歪みを最小限にするため、必要な最小スルー・レートを計算します。

$$SR > 2 \times \pi \times V_p \times f = 2 \times \pi \times 10V \times 20kHz = 1.257V / \mu s$$

- OPA171のスルーレートは1.5V/ μ sなので、この要件を満たしています。

4. 十分な位相マージンを維持するため、ゲイン設定抵抗とデバイスの入力容量によって生じるゼロが、回路の帯域幅より大きいことを確認します。

$$\frac{1}{2 \times \pi \times (C_{cm} + C_{diff}) \times (R_1 \parallel R_2)} > \frac{GBP}{G} \quad \left(\begin{array}{l} (\\ (\end{array} \right.$$


$$\frac{1}{2 \times \pi \times 3pF + 3pF \times \frac{1.01k\Omega \times 9.09k\Omega}{1.01k\Omega + 9.09k\Omega}} > \frac{3MHz}{10V/V}$$

$$29.18MHz > 300kHz$$


- C_{cm} と C_{diff} は、それぞれOPA171の同相入力容量と差動入力容量です。
- ゼロ周波数は回路の帯域幅より大きいため、この要件は満たされます。

設計シミュレーション

DCシミュレーション結果



ACシミュレーション結果



設計の参照資料

TIの総合的な回路ライブラリについては、「[アナログ・エンジニア向け回路クックブック](#)」を参照してください。

回路 **SPICE** シミュレーション・ファイル [SBOC493](#) を参照してください。

同相範囲、出力スイング、帯域幅など、オペアンプの各種トピックの詳細については、[TIプレジジョン・ラボ](#)を参照してください。

設計に使用されるオペアンプ

OPA171	
V_{SS}	2.7V~36V
V_{inCM}	$(V_{ee}-0.1V) \sim (V_{cc}-2V)$
V_{out}	レール・ツー・レール
V_{os}	250 μ V
I_q	475 μ A
I_b	8pA
UGBW	3MHz
SR	1.5V/ μ s
チャンネル数	1、2、4
www.ti.com/product/opa171	

設計の代替オペアンプ

OPA191	
V_{SS}	4.5V~36V
V_{inCM}	レール・ツー・レール
V_{out}	レール・ツー・レール
V_{os}	5 μ V
I_q	140 μ A
I_b	5pA
UGBW	2.5MHz
SR	7.5V/ μ s
チャンネル数	1、2、4
www.ti.com/product/OPA191	

改訂履歴

改訂内容	日付	変更
A	2019年1月	タイトルのサイズを小さくし、タイトルのロールを「アンプ」に変更。 回路クックブックのランディング・ページへのリンクを追加。

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションが適用される各種規格や、その他のあらゆる安全性、セキュリティ、またはその他の要件を満たしていることを確実にする責任を、お客様のみが単独で負うものとします。上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、TI の販売約款 (<https://www.tij.co.jp/ja-jp/legal/terms-of-sale.html>)、または [ti.com](https://www.ti.com) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

日本語版 日本テキサス・インスツルメンツ合同会社
Copyright © 2021, Texas Instruments Incorporated