

TXS0102 2 ビット双方向電圧レベル・トランスレータ、オープン・ドレイン/ プッシュプル・アプリケーション向け

1 特長

- 方向制御信号不要
- 最大データ・レート:
 - 24Mbps (プッシュプル)
 - 2Mbps (オープン・ドレイン)
- テキサス・インスツルメンツの NanoStar™ 集積回路パッケージで提供
- 1.65V~3.6V (A ポート)、2.3V~5.5V (B ポート) ($V_{CCA} \leq V_{CCB}$)
- V_{CC} 絶縁機能: いずれかの V_{CC} 入力が高インピーダンス状態に移行になると、両方のポートが高インピーダンス状態に移行
- 電源投入のシーケンス不要: V_{CCA} または V_{CCB} のいずれかが最初に立ち上げ可能
- I_{off} により部分的パワーダウン・モードでの動作をサポート
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 を上回る ESD 保護:
 - A ポート:
 - 2500V、人体モデル (A114-B)
 - 250V、マシン・モデル (A115-A)
 - 1500V、デバイス帯電モデル (C101)
 - B ポート:
 - 8kV、人体モデル (A114-B)
 - 250V、マシン・モデル (A115-A)
 - 1500V、デバイス帯電モデル (C101)

2 アプリケーション

- I²C/SMBus
- UART
- GPIO

3 概要

この 2 ビット非反転トランスレータは、双方向の電圧レベル・トランスレータであり、これを使用してデジタル・スイッチングを確立することにより、動作電圧が混在するシステムへの対応が可能になります。設定可能な 2 本の独立した電源レールを採用しており、1.65V~3.6V の動作電圧に対応する A ポートは V_{CCA} 電源に追従し、2.3V~5.5V の動作電圧に対応する B ポートは V_{CCB} 電源に追従します。このため高低いずれのロジック信号レベルにも対応し、1.8V、2.5V、3.3V、5V の任意の電圧ノード間で双方向変換が可能になります。


出力イネーブル (OE) 入力を Low にすると、全 I/O がハイ・インピーダンス状態になるため、電源の静止電流を大幅に削減できます。

電源オンまたは電源オフ時に高インピーダンス状態を確保するため、OE をプルダウン抵抗経路で GND に接続する必要があります。この抵抗の最小値は、ドライバの電流ソース能力によって決まります。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	本体サイズ (公称)
TXS0102	DCT (SSOP, 8)	2.95mm × 2.80mm
	DCU (VSSOP, 8)	2.30mm × 2.00mm
	DQE (X2SON, 8)	1.40mm × 1.00mm
	DQM (X2SON, 8)	1.80mm × 1.20mm
	YZP (DSBGA, 8)	1.90mm × 0.90mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。



TXS0102 の標準アプリケーション・ブロック図



目次

1 特長.....	1	8 詳細説明.....	14
2 アプリケーション.....	1	8.1 概要.....	14
3 概要.....	1	8.2 機能ブロック図.....	14
4 Revision History.....	2	8.3 機能説明.....	15
5 ピン構成および機能.....	3	8.4 デバイスの機能モード.....	16
6 仕様.....	4	9 アプリケーションと実装.....	17
6.1 絶対最大定格.....	4	9.1 アプリケーション情報.....	17
6.2 ESD 定格.....	4	9.2 代表的なアプリケーション.....	17
6.3 推奨動作条件.....	5	9.3 電源に関する推奨事項.....	18
6.4 熱に関する情報.....	5	9.4 レイアウト.....	19
6.5 電気的特性.....	6	10 デバイスおよびドキュメントのサポート.....	20
6.6 タイミング要件: $V_{CCA} = 1.8V \pm 0.15V$	7	10.1 ドキュメントのサポート.....	20
6.7 タイミング要件: $V_{CCA} = 2.5V \pm 0.2V$	7	10.2 ドキュメントの更新通知を受け取る方法.....	20
6.8 タイミング要件: $V_{CCA} = 3.3V \pm 0.3V$	7	10.3 サポート・リソース.....	20
6.9 スイッチング特性: $V_{CCA} = 1.8V \pm 0.15V$	8	10.4 商標.....	20
6.10 スイッチング特性: $V_{CCA} = 2.5V \pm 0.2V$	9	10.5 静電気放電に関する注意事項.....	20
6.11 スイッチング特性: $V_{CCA} = 3.3V \pm 0.3V$	10	10.6 用語集.....	20
6.12 代表的特性.....	11	11 メカニカル、パッケージ、および注文情報.....	20
7 パラメータ測定情報.....	12		

4 Revision History

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision I (August 2018) to Revision J (July 2023)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
Changes from Revision H (April 2018) to Revision I (August 2018)	Page
• 「推奨動作条件」表で V_{IH} の A ポート I/O の V_{CCA} の値を「1.65V~3.6V」から「1.65V~1.95V」に変更.....	5
Changes from Revision G (January 2018) to Revision H (April 2018)	Page
• 「TXS0102 のレイアウト例」の図を更新.....	19

5 ピン構成および機能




図 5-1. DCT または DCU パッケージ、
8 ピン SSOP および VSSOP (上面図)




図 5-2. DQE または DQM パッケージ、
8 ピン X2SON (上面図)




図 5-3. YZP パッケージ、8 ピン DSBGA (底面図)

表 5-1. ピンの機能

名称	ピン			種類 ⁽¹⁾	説明
	番号				
	DCT, DCU	DQE, DQM	YZP		
A1	5	2	D2	I/O	入力 / 出力 A。V _{CCA} を基準とする。
A2	4	3	D1	I/O	入力 / 出力 A。V _{CCA} を基準とする。
B1	8	7	A2	I/O	入力 / 出力 B。V _{CCB} を基準とする。
B2	1	6	A1	I/O	入力 / 出力 B。V _{CCB} を基準とする。
GND	2	4	B1	—	グラウンド
OE	6	5	C2	I	出力イネーブル (アクティブ High)。OE を Low にすると、すべての出力が 3 ステート・モードになります。V _{CCA} を基準とする。
V _{CCA}	3	1	C1	P	A ポートの電源電圧。1.65V ≤ V _{CCA} ≤ 3.6V、V _{CCA} ≤ V _{CCB}
V _{CCB}	7	8	B2	P	B ポートの電源電圧。2.3V ≤ V _{CCB} ≤ 5.5V

(1) I = 入力、O = 出力、I/O = 入力および出力、P = 電源

6 仕様

6.1 絶対最大定格

自由気流での推奨動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
電源電圧範囲、 V_{CCA}		-0.5	4.6	V
電源電圧範囲、 V_{CCB}		-0.5	6.5	V
入力電圧範囲、 V_I ⁽²⁾	A ポート	-0.5	4.6	V
	B ポート	-0.5	6.5	
高インピーダンスまたは電源オフ状態で出力に印加される電圧範囲、 V_O ⁽²⁾	A ポート	-0.5	4.6	V
	B ポート	-0.5	6.5	
High または Low 状態で出力に印加される電圧範囲、 V_O ^{(2) (3)}	A ポート	-0.5	$V_{CCA} + 0.5$	V
	B ポート	-0.5	$V_{CCB} + 0.5$	
入力クランプ電流、 I_{IK}	$V_I < 0$		-50	mA
出力クランプ電流、 I_{OK}	$V_O < 0$		-50	mA
連続出力電流、 I_O			±50	mA
V_{CCA} 、 V_{CCB} 、または GND を流れる連続電流			±100	mA
接合部温度、 T_J			150	°C
保管温度、 T_{stg}		-65	150	°C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、このような条件や、「推奨動作条件」に記載されている条件を超える条件でデバイスが機能するという意味するわけではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 入力電流と出力電流の定格を遵守していても、入力と出力の負電圧の定格を超える可能性があります。
- (3) V_{CCA} および V_{CCB} の値は、推奨動作条件の表に記載されています。

6.2 ESD 定格

		値	単位
$V_{(ESD)}$ 静電 放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン、A ポート ⁽¹⁾	±2500	V
	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン、B ポート ⁽¹⁾	±8000	V
	デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠 ⁽²⁾	±1500	V
	250V、マシン・モデル (A115-A)、すべてのピン	±250	V

- (1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

6.3 推奨動作条件

V_{CCI} は、入力ポートに関連付けられた電源です。 V_{CCO} は、出力ポートに関連付けられた電源です。

			最小値	最大値	単位
V_{CCA}	電源電圧 (1)		1.65	3.6	V
V_{CCB}	電源電圧		2.3	5.5	V
V_{IH}	High レベル 入力電圧	A ポート I/O $V_{CCA} = 1.65V \sim 1.95V$ $V_{CCB} = 2.3V \sim 5.5V$	$V_{CCI} - 0.2$	V_{CCI}	V
		$V_{CCA} = 1.65V \sim 3.6V$ $V_{CCB} = 2.3V \sim 5.5V$	$V_{CCI} - 0.4$	V_{CCI}	
	B ポート I/O $V_{CCA} = 1.65V \sim 3.6V$ $V_{CCB} = 2.3V \sim 5.5V$	$V_{CCI} - 0.4$	V_{CCI}	V	
	OE 入力 $V_{CCA} = 1.65V \sim 3.6V$ $V_{CCB} = 2.3V \sim 5.5V$	$V_{CCA} \times 0.65$	5.5	V	
V_{IL} (2)	Low レベル 入力電圧	A ポート I/O $V_{CCA} = 1.65V \sim 3.6V$ $V_{CCB} = 2.3V \sim 5.5V$	0	0.15	V
		B ポート I/O $V_{CCA} = 1.65V \sim 3.6V$ $V_{CCB} = 2.3V \sim 5.5V$	0	0.15	V
		OE 入力 $V_{CCA} = 1.65V \sim 3.6V$ $V_{CCB} = 2.3V \sim 5.5V$	0	$V_{CCA} \times 0.35$	V
$\Delta t/\Delta v$	入力遷移の 立ち上がりレートと立 ち下がりレート	A ポート I/O プッシュプル駆動 $V_{CCA} = 1.65V \sim 3.6V$ $V_{CCB} = 2.3V \sim 5.5V$		10	ns/V
		B ポート I/O プッシュプル駆動 $V_{CCA} = 1.65V \sim 3.6V$ $V_{CCB} = 2.3V \sim 5.5V$		10	ns/V
		制御入力 $V_{CCA} = 1.65V \sim 3.6V$ $V_{CCB} = 2.3V \sim 5.5V$		10	ns/V
T_A	自由気流での動作温度		-40	85	°C

(1) V_{CCA} は V_{CCB} 以下で、また 3.6V 以下にする必要があります。

(2) 有効な V_{OL} が維持されることを保証するため、 V_{IL} の最大値が規定されています。 V_{OL} の値は、 V_{IL} にバスゲート・トランジスタでの電圧降下を加えた値です。

6.4 熱に関する情報

熱評価基準 (1)	TXS0102					単位
	DCT	DCU	DQE	DQM	YZP	
	8 ピン	8 ピン	8 ピン	8 ピン	8 ピン	
$R_{\theta JA}$ 接合部から周囲への熱抵抗	182.6	199.1	199.3	239.3	105.8	°C/W
$R_{\theta JC(top)}$ 接合部からケース (上面) への熱抵抗	113.3	72.4	26.4	106.7	1.6	°C/W
$R_{\theta JB}$ 接合部から基板への熱抵抗	94.9	77.8	78.6	130.4	10.8	°C/W
Ψ_{JT} 接合部から上面への特性パラメータ	39.4	6.2	5.9	8.2	3.1	°C/W
Ψ_{JB} 接合部から基板への特性パラメータ	93.9	77.4	78.0	130.2	10.8	°C/W
$R_{\theta JC(bot)}$ 接合部からケース (底面) への熱抵抗	—	—	—	—	—	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション・レポートを参照してください。

6.5 電気的特性

自由気流での推奨動作温度範囲内 (特に記述のない限り)^{(1) (2) (3)}

パラメータ	テスト条件	V _{CCA}	V _{CCB}	T _A = 25°C			T _A = -40°C ~ +85°C			単位
				最小値	標準値	最大値	最小値	標準値	最大値	
V _{OHA} ポート A 出力 High 電圧	I _{OH} = -20μA V _{IB} ≥ V _{CCB} - 0.4V	1.65V~3.6V	2.3V~5.5V				V _{CCA} × 0.67			V
V _{OLA} ポート A 出力 Low 電圧	I _{OL} = 1 mA V _{IB} ≤ 0.15V	1.65V~3.6V	2.3V~5.5V						0.4	V
V _{OHB} ポート B 出力 High 電圧		1.65V~3.6V	2.3V~5.5V				V _{CCB} × 0.67			V
V _{OLB} ポート B 出力 Low 電圧		1.65V~3.6V	2.3V~5.5V						0.4	V
I _I 入力リーク電流	OE	1.65V~3.6V	2.3V~5.5V			±1			±2	μA
I _{off} 部分的パワーダウン電流	A ポート	0V	0V~5.5V			±1			±2	
	B ポート	0V~3.6V	0V			±1			±2	
I _{OZ} 高インピーダンス状態の出力電流	A または B ポート	1.65V~3.6V	2.3V~5.5V			±1			±2	
I _{CCA} V _{CCA} の電源電流	V _I = V _O = 開放 I _O = 0	1.65V~V _{CCB}	2.3V~5.5V						2.4	μA
		3.6V	0V						2.2	
		0V	5.5V						-1	
I _{CCB} V _{CCB} の電源電流	V _I = V _O = 開放 I _O = 0	1.65V~V _{CCB}	2.3V~5.5V						12	μA
		3.6V	0V						-1	
		0V	5.5V						1	
I _{CCA} + I _{CCB} 複合電源電流	V _I = V _{CCI} または GND I _O = 0	1.65V~V _{CCB}	2.3V~5.5V						14.4	μA
C _I 入力容量	OE	3.3V	3.3V			2.5			3.5	pF
C _{io} 入力と出力の間の内部容量	A または B ポート	3.3V	3.3V			10				pF
	A ポート					5		6		
	B ポート					6		7.5		

- (1) V_{CCI} は入力ポートに関連付けられた V_{CC} です。
(2) V_{CCO} は出力ポートに関連付けられた V_{CC} です
(3) V_{CCA} は V_{CCB} 以下で、また 3.6V 以下にする必要があります。

6.6 タイミング要件 : $V_{CCA} = 1.8V \pm 0.15V$

		$V_{CCB} = 2.5V \pm 0.2V$		$V_{CC} = 3.3V \pm 0.3V$		$V_{CC} = 5V \pm 0.5V$		単位
		最小値	最大値	最小値	最大値	最小値	最大値	
データ・レート	プッシュプル駆動	21		22		24		Mbps
	オープン・ドレイン駆動	2		2		2		
t_w パルス幅	プッシュプル駆動 (データ入力)	47		45		41		ns
	オープン・ドレイン駆動 (データ入力)	500		500		500		

6.7 タイミング要件 : $V_{CCA} = 2.5V \pm 0.2V$

		$V_{CCB} = 2.5V \pm 0.2V$		$V_{CC} = 3.3V \pm 0.3V$		$V_{CC} = 5V \pm 0.5V$		単位
		最小値	最大値	最小値	最大値	最小値	最大値	
データ・レート	プッシュプル駆動	20		22		24		Mbps
	オープン・ドレイン駆動	2		2		2		
t_w パルス幅	プッシュプル駆動 (データ入力)	50		45		41		ns
	オープン・ドレイン駆動 (データ入力)	500		500		500		

6.8 タイミング要件 : $V_{CCA} = 3.3V \pm 0.3V$

		$V_{CC} = 3.3V \pm 0.3V$		$V_{CC} = 5V \pm 0.5V$		単位
		最小値	最大値	最小値	最大値	
データ・レート	プッシュプル駆動	23		24		Mbps
	オープン・ドレイン駆動	2		2		
t_w パルス幅	プッシュプル駆動 (データ入力)	43		41		ns
	オープン・ドレイン駆動 (データ入力)	500		500		

6.9 スイッチング特性 : $V_{CCA} = 1.8V \pm 0.15V$

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件		$V_{CCB} = 2.5V \pm 0.2V$		$V_{CCB} = 3.3V \pm 0.2V$		$V_{CCB} = 3.3V \pm 0.2V$		単位
			最小値	最大値	最小値	最大値	最小値	最大値	
t_{PHL} 伝搬遅延時間 High から Low 出力	A から B	プッシュプル駆動	5.3		5.4		6.8		ns
		オープン・ドレイン駆動	2.3	8.8	2.4	9.6	2.6	10	
t_{PLH} 伝搬遅延時間 Low から High 出力	A から B	プッシュプル駆動	6.8		7.1		7.5		ns
		オープン・ドレイン駆動	45	260	36	208	27	198	
t_{PHL} 伝搬遅延時間 High から Low 出力	B から A	プッシュプル駆動	4.4		4.5		4.7		ns
		オープン・ドレイン駆動	1.9	5.3	1.1	4.4	1.2	4	
t_{PLH} 伝搬遅延時間 Low から High 出力	B から A	プッシュプル駆動	5.3		4.5		0.5		ns
		オープン・ドレイン駆動	45	175	36	140	27	102	
t_{en} イネーブル時間	OE から A または B		200		200		200		ns
t_{dis} ディセーブル時間	OE から A または B		50		40		35		ns
t_{rA} 入力立ち上がり時間	A ポート 立ち上がり時間	プッシュプル駆動	3.2	9.5	2.3	9.3	2	7.6	ns
		オープン・ドレイン駆動	38	165	30	132	22	95	
t_{rB} 入力立ち上がり時間	B ポート 立ち上がり時間	プッシュプル駆動	4	10.8	2.7	9.1	2.7	7.6	ns
		オープン・ドレイン駆動	34	145	23	106	10	58	
t_{fA} 入力立ち下がり時間	A ポート 立ち下がり時間	プッシュプル駆動	2	5.9	1.9	6	1.7	13.3	ns
		オープン・ドレイン駆動	4.4	6.9	4.3	6.4	4.2	6.1	
t_{fB} 入力立ち下がり時間	B ポート 立ち下がり時間	プッシュプル駆動	2.9	13.8	2.8	16.2	2.8	16.2	ns
		オープン・ドレイン駆動	6.9	13.8	7.5	16.2	7	16.2	
$t_{sk(O)}$ スキュー (時間)、出力	チャンネル間スキュー		0.7		0.7		0.7		ns
最大 データ・レート	プッシュプル駆動		21		22		24		Mbps
	オープン・ドレイン駆動		2		2		2		

6.10 スイッチング特性 : $V_{CCA} = 2.5V \pm 0.2V$

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件		$V_{CCB} = 2.5V \pm 0.2V$		$V_{CCB} = 3.3V \pm 0.3V$		$V_{CCB} = 5V \pm 0.5V$		単位
			最小値	最大値	最小値	最大値	最小値	最大値	
t_{PHL} 伝搬遅延時間 High から Low 出力	A から B	プッシュプル駆動		3.2		3.7		3.8	ns
		オープン・ドレイン駆動	1.7	6.3	2	6	2.1	5.8	
t_{PLH} 伝搬遅延時間 Low から High 出力	A から B	プッシュプル駆動		3.5		4.1		4.4	ns
		オープン・ドレイン駆動	43	250	36	206	27	190	
t_{PHL} 伝搬遅延時間 High から Low 出力	B から A	プッシュプル駆動		3		3.6		4.3	ns
		オープン・ドレイン駆動	1.8	4.7	2.6	4.2	1.2	4	
t_{PLH} 伝搬遅延時間 Low から High 出力	B から A	プッシュプル駆動		2.5		1.6		1	ns
		オープン・ドレイン駆動	44	170	37	140	27	103	
t_{en} イネーブル時間	OE から A または B			200		200		200	ns
t_{dis} ディセーブル時間	OE から A または B			50		40		35	ns
t_{rA} 入力立ち上がり時間	A ポート立ち上がり時間	プッシュプル駆動	2.8	7.4	2.6	6.6	1.8	5.6	ns
		オープン・ドレイン駆動	3	149	28	121	24	89	
t_{rB} 入力立ち上がり時間	B ポート立ち上がり時間	プッシュプル駆動	3.2	8.3	2.9	7.2	2.4	6.1	ns
		オープン・ドレイン駆動	35	151	24	112	12	64	
t_{fA} 入力立ち下がり時間	A ポート立ち下がり時間	プッシュプル駆動	1.9	5.7	1.9	5.5	1.8	5.3	ns
		オープン・ドレイン駆動	4.4	6.9	4.3	6.2	4.2	5.8	
t_{fB} 入力立ち下がり時間	B ポート立ち下がり時間	プッシュプル駆動	2.2	7.8	2.4	6.7	2.6	6.6	ns
		オープン・ドレイン駆動	5.1	8.8	5.4	9.4	5.4	10.4	
$t_{SK(O)}$ スキュー (時間)、出力	チャンネル間スキュー			0.7		0.7		0.7	ns
最大データレート				20		22		24	Mbps
				2		2		2	

6.11 スイッチング特性 : $V_{CCA} = 3.3V \pm 0.3V$

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件		$V_{CCB} = 3.3V \pm 0.2V$		$V_{CCB} = 5V \pm 0.5V$		単位
			最小値	最大値	最小値	最大値	
t_{PHL} 伝搬遅延時間 High から Low 出力	A から B	プッシュプル駆動		2.4		3.1	ns
		オープン・ドレイン駆動	1.3	4.2	1.4	4.6	
t_{PLH} 伝搬遅延時間 Low から High 出力	A から B	プッシュプル駆動		4.2		4.4	ns
		オープン・ドレイン駆動	36	204	28	165	
t_{PHL} 伝搬遅延時間 High から Low 出力	B から A	プッシュプル駆動		2.5		3.3	ns
		オープン・ドレイン駆動	1	124	1	97	
t_{PLH} 伝搬遅延時間 Low から High 出力	B から A	プッシュプル駆動		2.5		2.6	ns
		オープン・ドレイン駆動	3	139	3	105	
t_{en} イネーブル時間	OE から A または B			200		200	ns
t_{dis} ディセーブル時間	OE から A または B			40		35	ns
t_{rA} 入力立ち上がり 時間	A ポート立ち上がり 時間	プッシュプル駆動	2.3	5.6	1.9	4.8	ns
		オープン・ドレイン駆動	25	116	19	85	
t_{rB} 入力立ち上がり 時間	B ポート立ち上がり 時間	プッシュプル駆動	2.5	6.4	2.1	7.4	ns
		オープン・ドレイン駆動	26	116	14	72	
t_{fA} 入力立ち下がり 時間	A ポート立ち下がり 時間	プッシュプル駆動	2	5.4	1.9	5	ns
		オープン・ドレイン駆動	4.3	6.1	4.2	5.7	
t_{fB} 入力立ち下がり 時間	B ポート立ち下がり 時間	プッシュプル駆動	2.3	7.4	2.4	7.6	ns
		オープン・ドレイン駆動	5	7.6	4.8	8.3	
$t_{SK(O)}$ スキュー (時間)、出力	チャンネル間スキュー			0.7		0.7	ns
最大 データ・レート		プッシュプル駆動	23		24		Mbps
		オープン・ドレイン駆動	2		2		

6.12 代表的特性




図 6-1. Low レベル出力電圧 ($V_{OL(Bx)}$) と Low レベル電流 ($I_{OL(Bx)}$) との関係




図 6-2. Low レベル出力電圧 ($V_{OL(Bx)}$) と Low レベル電流 ($I_{OL(Bx)}$) との関係




図 6-3. Low レベル出力電圧 ($V_{OL(Bx)}$) と Low レベル電流 ($I_{OL(Bx)}$) との関係

7 パラメータ測定情報

特に記述のない限り、すべての入力パルスは、以下の特性を持つジェネレータで生成されます。

- PRR 10MHz
- $Z_O = 50\Omega$
- $dv/dt \geq 1V/ns$

注

すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。




図 7-1. プッシュプル・ドライバを使用したデータ・レート、パルス幅、伝搬遅延、出力の立ち上がり時間と立ち下がり時間の測定




図 7-2. オープン・ドレイン・ドライバを使用したデータ・レート、パルス幅、伝搬遅延、出力の立ち上がり時間と立ち下がり時間の測定





図 7-3. イネーブル/ディセーブル時間測定用の負荷回路

表 7-1. イネーブル/ディセーブルのタイミング用のスイッチ構成

テスト	S1
t_{pZL} (2)、 t_{pLZ} (1)	$2 \times V_{CCO}$
t_{pHZ} (1)、 t_{pZH} (2)	オープン


(1) t_{pLZ} と t_{pHZ} は t_{dis} と同じです。

(2) t_{pZL} と t_{pZH} は t_{en} と同じです。




(1) いずれの入力パルスも一度に 1 つずつ測定され、測定するたびに 1 回遷移します。

図 7-4. 電圧波形のパルス幅



(1) いずれの入力パルスも一度に 1 つずつ測定され、測定するたびに 1 回遷移します。

図 7-5. 電圧波形の伝搬遅延時間



(1) 波形 1 は、出力が Low になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディセーブルになっている場合は除きます。

(2) 波形 2 は、出力が High になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディセーブルになっている場合は除きます。


図 7-6. 電圧波形のイネーブル時間とディセーブル時間

8 詳細説明

8.1 概要

TXS0102 デバイスは、ロジック電圧レベル変換専用設計された双方向電圧レベル・トランスレータです。A ポートは 1.65V～3.6V の範囲の I/O 電圧に対応でき、B ポートは 2.3V～5.5V の I/O 電圧に対応できます。このデバイスは、データ・レート全体を向上させるためのエッジ・レート・アクセラレータ (ワンショット) を備えたパスゲート・アーキテクチャです。オープン・ドレイン・アプリケーションで一般的に使用される 10k Ω のプルアップ抵抗が内蔵されているため、外付け抵抗は不要です。このデバイスはオープン・ドレイン・アプリケーション用に設計されていますが、プッシュプル CMOS ロジック出力の変換も可能です。

8.2 機能ブロック図



8.3 機能説明

8.3.1 アーキテクチャ

TXS0102 アーキテクチャ (図 8-1 を参照) は、自動方向検出をベースとするトランスレータであり、A から B または B から A へのデータ・フローの方向を制御する方向制御信号を必要としません。




図 8-1. TXS0102 セルのアーキテクチャ

これらの 2 つの双方向チャンネルにより、データ・フローの方向が方向制御信号なしで独立して決定されます。各 I/O ピンは、入力または出力として自動的に再構成できます。この方法で、自動方向制御機能を実現しています。

TXS0102 デバイスは、テキサス・インスツルメンツの「スイッチ」タイプの電圧トランスレータ・ファミリの製品であり、この電圧変換を可能にするために次の 2 つの重要な回路を採用しています。

1. A ポートを B ポートに接続する N チャンネル・パスゲート・トランジスタ・トポロジ

および

2. A ポートまたは B ポートの立ち上がりエッジを検出して高速化する出力ワンショット (O.S.) エッジ・レート・アクセラレータ回路

双方向の電圧変換用に、DC 電流を供給するためのプルアップ抵抗がデバイスに内蔵されています。N チャンネル・パス・トランジスタの V_{GATE} ゲート・バイアスは、低電圧側の V_{CC} よりも約 1 レベル上のスレッショルド電圧 (V_T) で設定されています。データは、制御信号によるガイダンスなしに、どちらの方向にも流れることができます。

O.S. 立ち上がりエッジ・レート・アクセラレータ回路は、入力エッジの遷移を監視することで出力スルーレートを高速化し、デバイス全体でデータ・レートを維持するのに役立ちます。Low から High への信号の立ち上がりエッジの間、O.S. 回路は PMOS トランジスタ (T1、T2) をオンにして、ドライバの電流駆動能力を約 30ns から入力エッジの 95% に達するまで高めます。このエッジ・レートの加速により、Low から High への遷移中に内部の 10kΩ のプルアップ抵抗をバイパスして信号を高速化することで、高い AC 駆動が実現します。この加速位相で、ドライバの出力抵抗は約 50Ω~70Ω まで低下します。動的 I_{CC} と信号競合の可能性を最小限に抑えるため、ユーザーは信号の方向を逆にする前に O.S. 回路がオフになるのを待つ必要があります。ワーストケースの期間は、このデータシートの「[タイミング要件](#)」セクションに記載されている最小パルス幅の値と等しくなります。

8.3.2 入カドライバの要件

連続 DC 電流シンク能力は、TXS0102 の I/O ピンと接続する外部システム・レベルのオープン・ドレイン (またはプッシュプル) ドライバによって決定されます。これらの双方向 I/O 回路は帯域幅が広いことから、入力から出力、出力から入力への高速な変化を容易にするために使用され、 $10\text{k}\Omega$ の内部プルアップ抵抗で決定される数百 μA の DC 電流をソースする能力があります。

信号の立ち下がり時間 (t_{fA} 、 t_{fB}) は、TXS0102 のデータ I/O を駆動する外部デバイスのエッジ・レートと出力インピーダンス、およびデータ・ラインの容量性負荷に依存します。

同様に、 t_{PHL} と最大データ・レートも外部ドライバの出力インピーダンスに依存します。データシートに記載されている t_{fA} 、 t_{fB} 、 t_{PHL} 、最大データ・レートの値は、外部ドライバの出力インピーダンスが 50Ω 未満であると想定しています。

8.3.3 出力負荷に関する検討事項

テキサス・インスツルメンツでは、過度の容量性負荷を防止し、適切なワンショット (O.S.) トリガを確実に実行するため、PCB 配線長を短くして慎重に PCB レイアウトを行うことを推奨します。PCB 信号の配線長は、反射の往復遅延がワンショット持続時間よりも短くなるように、十分に短くする必要があります。これにより、すべての反射でドライバのインピーダンスを確実に低くし、シグナル・インテグリティを向上させます。これらの O.S. 回路は、約 30ns にわたってオンを維持するように設計されています。駆動可能な集中負荷の最大容量も、ワンショット持続時間に直接依存します。非常に大きな容量性負荷では、信号が正のレールまで完全に駆動される前にワンショットがタイムアウトする可能性があります。O.S. 持続時間は、動的 ICC、負荷駆動能力、最大ビット・レートに関する検討事項間のトレードオフを最適化するように設定されています。PCB 配線長とコネクタの両方が TXS0102 デバイスの出力で認識される容量に加算されるため、この集中負荷容量を考慮して、O.S. リトリガ、バス競合、出力信号発振、またはその他のシステム・レベルの悪影響を回避することをお勧めします。

8.3.4 イネーブルおよびディセーブル

TXS0102 デバイスには OE 入力があります。OE を Low に設定すると、デバイスがディセーブルになり、すべての I/O が高インピーダンス (Hi-Z) 状態になります。ディセーブル時間 (t_{dis}) は、OE が Low になってから出力がディセーブル (高インピーダンス) になるまでの遅延を示します。イネーブル時間 (t_{en}) は、OE が High になった後でワンショット回路が動作するためにユーザーが許容する必要がある時間を示します。

8.3.5 I/O ラインのプルアップ抵抗またはプルダウン抵抗

各 A ポート I/O には V_{CCA} への $10\text{k}\Omega$ プルアップ抵抗が内蔵され、各 B ポート I/O には V_{CCB} への $10\text{k}\Omega$ プルアップ抵抗が内蔵されています。これより小さい値のプルアップ抵抗が必要な場合は、I/O から V_{CCA} または V_{CCB} への外付け抵抗を追加する必要があります (内蔵の $10\text{k}\Omega$ 抵抗と並列に配置します)。ただし、より小さい値のプルアップ抵抗を追加すると V_{OL} レベルに影響します。OE ピンが Low のとき、TXS0102 の内部プルアップはディセーブルになります。

8.4 デバイスの機能モード

このデバイスには、イネーブルとディセーブルの 2 つの機能モードがあります。デバイスをディセーブルにするには、OE 入力を Low に設定します。これにより、すべての I/O が高インピーダンス状態になります。OE 入力を High に設定すると、デバイスがイネーブルになります。

9 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

TXS0102 デバイスは、2 つの電圧ノード間にあるデジタル・スイッチングの互換性のギャップを埋め、電子システムに見られるロジック・スレッショルド・レベルを正常にインターフェイスするために使用できます。相互に異なるインターフェイス電圧で動作するデバイスやシステムのインターフェイスとして、ポイント・ツー・ポイントのトポロジで使用します。主なターゲット・アプリケーションの用途は、I²C や 1 線式など、データが双方向で制御信号が利用できないデータ I/O でのオープン・ドレイン・ドライバとのインターフェイスです。このデバイスは、プッシュプル・ドライバがデータ I/O に接続されているアプリケーションでも使用できますが、このようなプッシュプル・アプリケーションには TXB0102 の方が適している場合があります。

9.2 代表的なアプリケーション




図 9-1. 代表的なアプリケーション回路

9.2.1 設計要件

この設計例では、表 9-1 に記載されているパラメータを使用します。V_{CCA} ≤ V_{CCB} であることを確認します。

表 9-1. 設計パラメータ

設計パラメータ	数値の例
入力電圧範囲	1.65~3.6V
出力電圧範囲	2.3~5.5V

9.2.2 詳細な設計手順

設計プロセスを開始するには、以下を決定する必要があります。

- 入力電圧範囲

- TXS0102 デバイスを駆動しているデバイスの電源電圧を使用して、入力電圧範囲を決定します。有効なロジック High の場合、値は入力ポートの V_{IH} を超えている必要があります。有効なロジック Low の場合、値は入力ポートの V_{IL} 未満である必要があります。

- 出力電圧範囲

- TXS0102 デバイスが駆動しているデバイスの電源電圧を使用して、出力電圧範囲を決定します。

- TXS0102 デバイスには $10\text{k}\Omega$ のプルアップ抵抗が内蔵されています。信号トレースの総 RC を削減するため、必要に応じて外付けプルアップ抵抗を追加することもできます。

• 外付けプルダウン抵抗により、出力 V_{OH} と V_{OL} が低下します。外付けプルダウン抵抗を追加した場合の V_{OH} を計算するには、式 1 を使用します。


$$V_{OH} = V_{CCx} \times R_{PD} / (R_{PD} + 10\text{k}\Omega)$$

ここで

- V_{CCx} は、 V_{CCA} または V_{CCB} の電源電圧です

- R_{PD} は、外付けプルダウン抵抗の値です

9.2.3 アプリケーション曲線



9.3 電源に関する推奨事項

動作中は、常に $V_{CCA} \leq V_{CCB}$ となるようにしてください。電源投入時の各電源のシーケンスによってデバイスが損傷することはないため、どの電源でも先にランプアップできます。出力イネーブル (OE) 入力回路は、 V_{CCA} から電力が供給されるように設計されており、OE 入力が Low のときはすべての出力が高インピーダンス状態になります。電源オンまたは電源オフ時に出力の高インピーダンス状態を確保するには、OE 入力ピンをプルダウン抵抗経由で GND に接続する必要があり、 V_{CCA} および V_{CCB} が完全に立ち上がり、安定するまでイネーブルにしないでください。グラウンドへのプルダウン抵抗の最小値は、ドライバの電流ソース能力によって決まります。

9.4 レイアウト

9.4.1 レイアウトのガイドライン

デバイスの信頼性を確保するため、一般的なプリント回路基板レイアウトのガイドラインに従うことを推奨します。

- 電源にはバイパス・コンデンサを使用する必要があります。V_{CCA}、V_{CCB} ピン、G_{ND} ピンのできるだけ近くに配置します。
- 過度の負荷を避けるため、配線長を短くする必要があります。
- PCB 信号の配線長は、反射の往復遅延がワンショット持続時間 (約 30ns) 未満になるように十分に短くし、反射がソース・ドライバからの低インピーダンスに遭遇するようにします。

9.4.2 レイアウト例




図 9-3. TXS0102 のレイアウト例

10 デバイスおよびドキュメントのサポート

10.1 ドキュメントのサポート

10.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[TXS 型トランスレータによる電圧変換ガイド](#)』アプリケーション・ノート
- テキサス・インスツルメンツ、『[TXS および LSF 自動双方向変換デバイスで VOL に影響する要素](#)』アプリケーション・ノート
- テキサス・インスツルメンツ、『[TXS、TXB、および LSF 自動双方向変換デバイスのバイアス要件](#)』アプリケーション・ノート
- テキサス・インスツルメンツ、『[プルアップ / プルダウン抵抗が TXS および TXB デバイスにもたらす影響](#)』アプリケーション・ノート
- テキサス・インスツルメンツ、『[ロジック入門](#)』アプリケーション・ノート
- テキサス・インスツルメンツ、『[TI ロジック / リニア製品ガイド](#)』セクション / ソリューション・ガイド
- テキサス・インスツルメンツ、『[洗濯機ソリューション・ガイド](#)』セクション / ソリューション・ガイド
- テキサス・インスツルメンツ、『[TI スマートフォン・ソリューション・ガイド](#)』セクション / ソリューション・ガイド

10.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[更新の通知を受け取る] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

10.3 サポート・リソース

TI E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の[使用条件](#)を参照してください。

10.4 商標

NanoStar™ is a trademark of Texas Instruments Incorporated.

TI E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

10.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは、予告なしに、またドキュメントの改訂なしに変更される場合があります。本データシートのブラウザ版を使用している場合は、画面左側のナビゲーションをご覧ください。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
TXS0102DCTR	ACTIVE	SSOP	DCT	8	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 85	(35UT, NFE) (R, Z)	Samples
TXS0102DCTRE4	ACTIVE	SSOP	DCT	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NFE (R, Z)	Samples
TXS0102DCTT	ACTIVE	SSOP	DCT	8	250	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 85	(35UT, NFE) (R, Z)	Samples
TXS0102DCTTE4	ACTIVE	SSOP	DCT	8	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NFE (R, Z)	Samples
TXS0102DCTTG4	ACTIVE	SSOP	DCT	8	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NFE (R, Z)	Samples
TXS0102DCUR	ACTIVE	VSSOP	DCU	8	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 85	(35ST, FE, NFEQ, N FER) NZ	Samples
TXS0102DCURG4	ACTIVE	VSSOP	DCU	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NFER	Samples
TXS0102DCUT	ACTIVE	VSSOP	DCU	8	250	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 85	(FE, NFEQ, NFER) NZ	Samples
TXS0102DCUTG4	ACTIVE	VSSOP	DCU	8	250	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NFER	Samples
TXS0102DQER	ACTIVE	X2SON	DQE	8	5000	RoHS & Green	NIPDAUAG	Level-1-260C-UNLIM	-40 to 85	2H	Samples
TXS0102DQMR	ACTIVE	X2SON	DQM	8	3000	RoHS & Green	NIPDAU NIPDAUAG	Level-1-260C-UNLIM	-40 to 85	2H (2H7, 2HR) (2HG, 2HH)	Samples
TXS0102YZPR	ACTIVE	DSBGA	YZP	8	3000	RoHS & Green	SNAGCU	Level-1-260C-UNLIM	-40 to 85	2H	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of ≤ 1000 ppm threshold. Antimony trioxide based flame retardants must also meet the ≤ 1000 ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TXS0102 :

- Automotive : [TXS0102-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TXS0102DCTR	SSOP	DCT	8	3000	180.0	12.4	3.15	4.35	1.55	4.0	12.0	Q3
TXS0102DCTRE4	SSOP	DCT	8	3000	177.8	12.4	3.45	4.4	1.45	4.0	12.0	Q3
TXS0102DCTT	SSOP	DCT	8	250	180.0	12.4	3.15	4.35	1.55	4.0	12.0	Q3
TXS0102DCUR	VSSOP	DCU	8	3000	180.0	9.0	2.25	3.4	1.0	4.0	8.0	Q3
TXS0102DCURG4	VSSOP	DCU	8	3000	180.0	8.4	2.25	3.35	1.05	4.0	8.0	Q3
TXS0102DCUTG4	VSSOP	DCU	8	250	180.0	8.4	2.25	3.35	1.05	4.0	8.0	Q3
TXS0102DQER	X2SON	DQE	8	5000	180.0	8.4	1.2	1.6	0.55	4.0	8.0	Q1
TXS0102DQMR	X2SON	DQM	8	3000	180.0	9.5	1.4	2.0	0.5	4.0	8.0	Q1
TXS0102DQMR	X2SON	DQM	8	3000	180.0	8.4	1.57	2.21	0.59	4.0	8.0	Q1
TXS0102YZPR	DSBGA	YZP	8	3000	180.0	8.4	1.02	2.02	0.63	4.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TXS0102DCTR	SSOP	DCT	8	3000	190.0	190.0	30.0
TXS0102DCTRE4	SSOP	DCT	8	3000	183.0	183.0	20.0
TXS0102DCTT	SSOP	DCT	8	250	190.0	190.0	30.0
TXS0102DCUR	VSSOP	DCU	8	3000	182.0	182.0	20.0
TXS0102DCURG4	VSSOP	DCU	8	3000	202.0	201.0	28.0
TXS0102DCUTG4	VSSOP	DCU	8	250	202.0	201.0	28.0
TXS0102DQER	X2SON	DQE	8	5000	202.0	201.0	28.0
TXS0102DQMR	X2SON	DQM	8	3000	184.0	184.0	19.0
TXS0102DQMR	X2SON	DQM	8	3000	202.0	201.0	28.0
TXS0102YZPR	DSBGA	YZP	8	3000	182.0	182.0	20.0



4225266/A 09/2014

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-187 variation CA.

EXAMPLE BOARD LAYOUT


DCU0008A

VSSOP - 0.9 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 25X



4225266/A 09/2014

NOTES: (continued)


- 5. Publication IPC-7351 may have alternate designs.
- 6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DCU0008A

VSSOP - 0.9 mm max height

SMALL OUTLINE PACKAGE





SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 25X

4225266/A 09/2014

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.



4220784/C 06/2021

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.

EXAMPLE BOARD LAYOUT


DCT0008A

SSOP - 1.3 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4220784/C 06/2021

NOTES: (continued)


- 5. Publication IPC-7351 may have alternate designs.
- 6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DCT0008A

SSOP - 1.3 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X


4220784/C 06/2021

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.


DQM (R-PX2SON-N8)

PLASTIC SMALL OUTLINE NO-LEAD





4210302/A 06/2009

- NOTES:
- A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
 - B. This drawing is subject to change without notice.
 - C. SON (Small Outline No-Lead) package configuration.



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC 7525 for stencil design considerations.
 - D. Customers should contact their board fabrication site for recommended solder mask tolerances.



4225204/A 08/2019

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package complies to JEDEC MO-287 variation X2EAF.

EXAMPLE BOARD LAYOUT


DQE0008A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 40X



SOLDER MASK DETAILS

4225204/A 08/2019

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

DQE0008A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD




SOLDER PASTE EXAMPLE
BASED ON 0.075 MM THICK STENCIL
SCALE: 40X

4225204/A 08/2019

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


YZP0008



PACKAGE OUTLINE

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


YZP0008

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



LAND PATTERN EXAMPLE
SCALE:40X



SOLDER MASK DETAILS
NOT TO SCALE

4223082/A 07/2016

NOTES: (continued)


3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For more information, see Texas Instruments literature number SNVA009 (www.ti.com/lit/snva009).

EXAMPLE STENCIL DESIGN

YZP0008

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:40X

4223082/A 07/2016

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、ます。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated