

500mA、3MHz、チップスケール・パッケージ、 同期整流方式降圧型コンバータ

特長

- 3MHz動作で最高93%の変換効率
- $V_I = 2.7V$ で最大500mAの出力電流
- 3MHz固定周波数動作
- 負荷変動、電源変動に対するこのクラス最高の応答特性
- 高さ1mmの電源を構成可能
- PWM動作時の出力電圧の全温度範囲での精度：
-0.5%/ +1.3%
- 最小ON時間：35ns
- 軽負荷電流時パワーセーブ・モード動作
- 固定出力電圧および可変出力電圧
- 無信号時電流：86 μ A
- 100%デューティ・サイクル動作が可能で最小の入出力電位差で使用可能
- 外部クロック信号に動作中に同期可能
- 統合アクティブ・パワーダウン・シーケンス
(TPS6232xのみ)
- パッケージ：10ピンQFN(3 \times 3mm)、
8ピンNanoFree™およびNanoStar™(CSP)

アプリケーション

- 携帯電話、スマートフォン
- WLANおよびBluetooth™アプリケーション
- マイクロDC-DCコンバータ・モジュール
- PDA、ポケットPC
- USB接続DSLモデム
- デジタル・カメラ




図1. 最小ソリューション・サイズのアプリケーション(固定出力電圧)

概要

TPS623xxは、バッテリー駆動のポータブル・アプリケーション用に最適化された、高周波の同期整流方式降圧型DC-DCコンバータです。低電力アプリケーション向けに設計されているため、TPS623xxは500mAの負荷電流をサポートし、小型で低コストのチップ・インダクタおよびキャパシタを使用できます。

1セルのリチウムイオン・バッテリーや3セルのNiMH/NiCdバッテリーで駆動される、携帯電話などのポータブル・アプリケーションに最適です。最大5.4V、最小0.6Vの出力電圧範囲で、スマートフォンやPDA、ノートパソコン、ハンドヘルドPCなどで使用される低電圧DSPおよびプロセッサをサポートします。

TPS62300は、3MHzの固定スイッチング周波数で動作し、軽負荷電流時にはパワーセーブ・モードで動作することで、全負荷電流範囲にわたって高効率を維持します。低雑音が要求されるアプリケーションに対しては、MODE/SYNCピンを“ハイ”にすることで、強制的に固定周波数PWMモードにすることができます。また、3MHz帯の範囲で外部クロック信号に同期させることもできます。シャットダウン・モードでは、消費電流が1 μ A未満に低下します。

TPS623xxは、10ピンのリードレス・パッケージ(3 \times 3mm QFN)および8ピンのチップスケール・パッケージ(CSP)で提供されます。




図2. 効率vs負荷電流

NanoFree、NanoStar、SWIFT、PowerPAD、SpActおよびBurr-Brownは、テキサス・インスツルメンツの商標です。

この資料は、Texas Instruments Incorporated (TI) が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ(日本TI)が英文から和文へ翻訳して作成したものです。資料によっては正規英語版資料の更新に対応していないものがあります。日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい。TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。



静電気放電対策

静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。すべての集積回路は、適切なESD保護方法を用いて、取扱いと保存を行うようにして下さい。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなパラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。

ORDERING INFORMATION

T _A	PART NUMBER ⁽¹⁾	OUTPUT VOLTAGE	PACKAGE	ORDERING	PACKAGE MARKING
-40°C to 85°C	TPS62300	Adjustable	QFN-10	TPS62300DRC	AMN
			CSP-8 (lead-free)	TPS62300YZD	N/A
	TPS62301	1.5 V	QFN-10	TPS62301DRC	AMO
			CSP-8 (lead-free)	TPS62301YZD	N/A
	TPS62302	1.6 V	QFN-10	TPS62302DRC	AMQ
			CSP-8 (lead-free)	TPS62302YZD	N/A
	TPS62303	1.8 V	QFN-10	TPS62303DRC	AMR
			CSP-8 (lead-free)	TPS62303YZD	N/A
	TPS62305	1.875 V	QFN-10	TPS62305DRC	ANU
	TPS62320	Adjustable	QFN-10	TPS62320DRC	AMX
			CSP-8 (lead-free)	TPS62320YZD	N/A
			CSP-8	TPS62320YED	N/A
	TPS62321	1.5 V	QFN-10	TPS62321DRC	AMY
			CSP-8 (lead-free)	TPS62321YZD	N/A
CSP-8			TPS62321YED	N/A	

(1) YZパッケージはテープ/リールで供給できます。デバイス・タイプの末尾にRを付けてください(TPS62300YZR)。個数はリール当たり3000個です。Tを付けたら(TPS62300YxDT)250個です。

ABSOLUTE MAXIMUM RATINGS

over operating free-air temperature range unless otherwise noted⁽¹⁾

		UNIT
V _I	Voltage at VIN, AVIN ⁽²⁾	-0.3 V to 7.0 V
	Voltage at SW ⁽²⁾	-0.3 V to 7.0 V
	Voltage at FB, ADJ	-0.3V to 3.6 V
	Voltage at EN, MODE/SYNC ⁽²⁾	-0.3 V to V _{IN} + 0.3 V
	Voltage at VOUT ⁽²⁾	0.3 V to 5.4 V
I _O	Continuous output current	500 mA
	Power dissipation	Internally limited
T _A	Operating temperature range	-40°C to 85°C
T _J (max)	Maximum operating junction temperature	150°C
T _{stg}	Storage temperature range	-65°C to 150°C

(1) 絶対最大定格以上のストレスは、致命的なダメージを製品に与えることがあります。これはストレスの定格のみについて示してあり、このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作は含まれていません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

(2) すべての電圧値は回路のグランド端子を基準としています。

DISSIPATION RATINGS⁽¹⁾

PACKAGE	R _{θJA} ⁽¹⁾	POWER RATING FOR T _A ≤ 25°C	DERATING FACTOR ABOVE T _A = 25°C
DRC	49°C/W	2050mW	21mW/°C
YZD	250°C/W	400mW	4mW/°C
YED	250°C/W	400mW	4mW/°C

(1) 最大消費電力は、T_J(max)、θ_{JA}、およびT_Aの関数です。任意の許容周囲温度における最大許容消費電力は、P_D = [T_J(max) - T_A] / θ_{JA}です。

ELECTRICAL CHARACTERISTICS

$V_I = 3.6\text{ V}$, $V_O = 1.6\text{ V}$, $EN = V_I$, $MODE/SYNC = GND$, $L = 1\mu\text{H}$, $C_O = 10\mu\text{F}$, $T_A = -40^\circ\text{C}$ to 85°C , typical values are at $T_A = 25^\circ\text{C}$ (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
SUPPLY CURRENT						
V_I	Input voltage range	2.7		6.0	V	
I_Q	Operating quiescent current	$I_O = 0\text{mA}$. PFM mode enabled, device not switching	86	105	μA	
		$I_O = 0\text{mA}$. Switching with no load (MODE/SYNC = VIN)	3.6		mA	
$I_{(SD)}$	Shutdown current		0.1	1.0	μA	
$V_{(UVLO)}$	Undervoltage lockout threshold		2.40	2.55	V	
ENABLE, MODE/SYNC						
$V_{(EN)}$	EN high-level input voltage	1.2			V	
$V_{(MODE/SYNC)}$	MODE/SYNC high-level input voltage	1.3			V	
$V_{(EN)}$, $V_{(MODE/SYNC)}$	EN, MODE/SYNC low-level input voltage			0.4	V	
$I_{(EN)}$, $I_{(MODE/SYNC)}$	EN, MODE/SYNC input leakage current	EN, MODE/SYNC = GND or VIN	0.01	1.0	μA	
POWER SWITCH						
$r_{DS(on)}$	P-channel MOSFET on resistance	$V_I = V_{(GS)} = 3.6\text{ V}$	420	750	$\text{m}\Omega$	
		$V_I = V_{(GS)} = 2.8\text{ V}$	520	1000	$\text{m}\Omega$	
$I_{(LK_PMOS)}$	P-channel leakage current	$V_{(DS)} = 6.0\text{ V}$		1	μA	
$r_{DS(on)}$	N-channel MOSFET on resistance	$V_I = V_{(GS)} = 3.6\text{ V}$	330	750	$\text{m}\Omega$	
		$V_I = V_{(GS)} = 2.8\text{ V}$	400	1000	$\text{m}\Omega$	
$R_{(DIS)}$	Discharge resistor for power-down sequence (TPS6232x only)		30	50	Ω	
$I_{(LK_NMOS)}$	N-channel leakage current	$V_{(DS)} = 6.0\text{ V}$		1	μA	
	P-MOS current limit	$2.7\text{ V} \leq V_I \leq 6.0\text{ V}$	670	780	890	mA
	N-MOS current limit - sourcing	$2.7\text{ V} \leq V_I \leq 6.0\text{ V}$	550	720	890	mA
	N-MOS current limit - sinking	$2.7\text{ V} \leq V_I \leq 6.0\text{ V}$	-460	-600	-740	mA
	Input current limit under short-circuit conditions	$V_O = 0\text{ V}$		390	mA	
	Thermal shutdown		150		$^\circ\text{C}$	
	Thermal shutdown hysteresis		20		$^\circ\text{C}$	
OSCILLATOR						
f_{SW}	Oscillator frequency	2.65	3.0	3.35	MHz	
$f_{(SYNC)}$	Synchronization range	2.65		3.35	MHz	
	Duty cycle of external clock signal	20%		80%		


ELECTRICAL CHARACTERISTICS (continued)

$V_I = 3.6V$, $V_O = 1.6V$, $EN = V_I$, $MODE/SYNC = GND$, $L = 1\mu H$, $C_O = 10\mu F$, $T_A = -40^\circ C$ to $85^\circ C$, typical values are at $T_A = 25^\circ C$ (unless otherwise noted)

PARAMETER			TEST CONDITIONS	MIN	TYP	MAX	UNIT	
OUTPUT								
V_O	Adjustable output voltage range	TPS62300 TPS62320		0.6		5.4	V	
$V_{(FB)}$	Regulated feedback voltage	TPS62300 TPS62320			0.4		V	
$A_{(PT)}$	DC power train amplification ($V_O / V_{(ADJ)}$)			1.496	1.5	1.504		
$t_{on(MIN)}$	Minimum on-time (P-channel 35 ns MOSFET)				35		ns	
	Resistance into VOUT sense pin			700	1000		kW	
	Resistance into ADJ pin		$V_{(FB)} > 0.4V$	700	1000	1300	kW	
$I_{(FB)}$	Feedback input bias current	TPS62300 TPS62320	$V_{(FB)} = 0.4V$		1		nA	
V_O	Adjustable output voltage ⁽¹⁾	TPS62300 TPS62320		-2.0%		+2.0%		
	Fixed output voltage	TPS6230x TPS6232x	$2.7V \leq V_I \leq 6.0V$, $0 mA \leq I_{O(DC)} \leq 500mA$ PFM/PWM mode operation	-2.0%		+2.0%		
		TPS62305		-2.0%		+2.7%		
	Adjustable output voltage DC accuracy ⁽¹⁾	TPS62300 TPS62320		$T_A = 25^\circ C$	-0.5%		+1.3%	
				$-40^\circ C \leq T_A \leq 85^\circ C$	-0.5%		+1.3%	
	Fixed output voltage DC accuracy	TPS6230x TPS6232x TPS62305	PWM mode operation, $V_I = 3.6V$, No Load	$T_A = 25^\circ C$	-0.5%		+1.3%	
				$-40^\circ C \leq T_A \leq 85^\circ C$	-0.5%		+1.3%	
				$T_A = 25^\circ C$	-0.3%		+1.7%	
			$-40^\circ C \leq T_A \leq 85^\circ C$	-0.5%		+2.0%		
	DC output voltage load regulation		$I_O = 0mA$ to $500mA$, $MODE/SYNC = V_I$		-0.001	-0.002	%/mA	
	DC output voltage load regulation (power train in direct drive mode)		$V_{(ADJ)}$ externally forced to 1.067V, $I_O = 0mA$ to $500mA$, $MODE/SYNC = V_I$		-0.0003	-0.0006	%/mA	
	DC output voltage line regulation		$V_I = V_O + 0.5V$ (min 2.7V) to 6.0V, $I_O = 100 mA$, $MODE/SYNC = V_I$		0.11	0.2	%/V	
	DC output voltage line regulation (power train in direct drive mode)		$V_{(ADJ)}$ externally forced to 1.067V, $V_I = V_O + 0.5V$ (min 2.7V) to 6.0V, $I_O = 100 mA$, $MODE/SYNC = V_I$		0.035	0.1	%/V	
	Integrator slew rate			100	150	200	$\mu V/\mu s$	
ΔV_O	Power-save mode ripple voltage		$I_O = 1mA$, $MODE/SYNC = GND$		0.025 V_O		V_{P-P}	
	Start-up time		$I_O = 200mA$, Time from active EN to V_O		250		μs	
$I_{(LK_SW)}$	Leakage current into SW pin		$V_I > V_O$, $0V \leq V_{(SW)} \leq V_{IN}$, $EN = GND$		0.1	1	μA	
	Reverse leakage current into SW pin		$V_I = open$, $V_{(SW)} = 6.0V$, $EN = GND$		0.1	1	μA	

(1) 可変出力製品の出力電圧仕様には、外部電圧プログラミング抵抗の許容差は含まれていません。


ピン配置




TERMINAL FUNCTIONS

端子			I/O	機能
NAME	NO. QFN	NO. CSP		
VIN	1	A2	I	出力パワー段の電源入力。
AVIN	2		I	デバイスの電源入力。この端子をグラウンド電位に直接接続して下さい。
EN	3	B2	I	デバイスのイネーブル入力。この端子をグラウンド電位にするとデバイスはシャットダウンモードになります。この端子を電源電圧にするとデバイスはイネーブルとなります。この端子はフローティングにせず、終端しなければなりません。
ADJ	4	C2	I/O	出力電圧 V_O をレギュレートする為の内部基準電圧。この端子は固定電圧製品のTPS6230xDRCとTPS6232xDRCでは非接続です。固定電圧製品のTPS6230xYZDとTPS6232xYEDではADJピンには何も接続してはいけません。可変電圧製品のTPS62300とTPS62320ではこの端子は外部コントロール入力としても使用することができ、出力電圧はADJに印加された電圧の1.5倍となります。
FB	5	D2	I	デバイスの出力電圧設定用のフィードバック入力。可変電圧製品ではこの端子に外部抵抗デバイダを接続して下さい。可変電圧製品では内部の電圧デバイダはディスエーブルされています。この端子は固定電圧製品のTPS6230xDRCとTPS6232xDRCでは非接続です。固定電圧製品のTPS6230xYZDとTPS6232xYEDではFBピンには何も接続してはいけません。
VOUT	6	D1	I	出力フィードバック検出入力。VOUTはコンバータの出力に接続して下さい。
AGND	7			アナロググラウンド。底面のパワーパッドを経由してPGNDに接続して下さい。
MODE/SYNC	8	C1	I	コンバータのスイッチング周波数を外部クロック信号に同期させるための入力。この端子はフローティングにせず、終端しなければなりません。MODE/SYNC = ロー・レベル(GND)：デバイスは高負荷電流時は固定周波数PWMモードで動作し、軽負荷電流時はパルス周波数変調(PFM)モードで動作します。MODE/SYNC = ハイ・レベル(VIN)：低雑音モードがイネーブルとなり、固定周波数PWMモードで動作します。
PGND	9	A1		パワーグラウンド
SW	10	B1	I/O	コンバータのスイッチ端子で、内部パワー-MOSFETのドレインに接続されています。
PowerPAD™			N/A	内部でPGNDに接続されています。

機能ブロック図



パラメータ測定情報



TYPICAL CHARACTERISTICS

Table of Graphs

			FIGURE
η	Efficiency	vs Load current	3, 4, 5, 6
		vs Input voltage	7
	Line transient response		8
	Load transient response		9, 10, 11, 12, 13, 14, 15, 16
V_O	DC output voltage	vs Load current	17
V_{FB}	Regulated feedback voltage	vs Temperature	18
I_Q	No load quiescent current	vs Input voltage	19
f_s	Switching frequency	vs Temperature	20
		Duty cycle jitter	21
$r_{DS(on)}$	P-channel MOSFET $r_{DS(on)}$	vs Input voltage	22
		N-channel MOSFET $r_{DS(on)}$	23
	PWM operation		24
	Power-save mode operation		25
	Dynamic voltage management		26, 27
	Start-up		28, 29
	Power down (TPS6232x)		30




图3






图4


TYPICAL CHARACTERISTICS (continued)




⊠5



⊠6




⊠7




⊠8


TYPICAL CHARACTERISTICS (continued)




⊠9



⊠10




⊠11




⊠12


TYPICAL CHARACTERISTICS (continued)




⊠13



⊠14



⊠15



⊠16

TYPICAL CHARACTERISTICS (continued)




图17




图18




图19





图20

TYPICAL CHARACTERISTICS (continued)


DUTY CYCLE JITTER



t - Time - 25 ns/div


21

P-CHANNEL $r_{DS(ON)}$
vs
INPUT VOLTAGE




22

N-CHANNEL $r_{DS(ON)}$
vs
INPUT VOLTAGE



23

PWM OPERATION



24

TYPICAL CHARACTERISTICS (continued)




Figure 25




Figure 26




Figure 27




Figure 28

TYPICAL CHARACTERISTICS (continued)




図29




図30

詳細説明

動作

TPS6230xおよびTPS6232xは、同期整流方式の降圧型コンバータで、中程度から大きな負荷電流範囲の時、3MHz(標準)の固定周波数のパルス幅変調(PWM)で動作します。軽負荷電流時には、パルス周波数変調(PFM)で動作するパワーセーブ・モードになります。動作周波数は内部で3MHzに設定されていますが、外部発信器と動作中に同期させることができます。

PWM動作時、コンバータは入力電圧フィードフォワードを持つユニークな高速応答の電圧モード・コントローラを使用します。このことにより、このクラスでは最高の負荷応答およびライン応答が実現し、小さなインダクタと、小容量の入力/出力セラミック・キャパシタを使うことが可能になります。各スイッチング・サイクルの始めて、PチャンネルのMOSFETスイッチがオンになり、インダクタ電流はコンパレータがトリップするまで上昇し、そして制御ロジックがスイッチをオフにします。

TPS6230xおよびTPS6232xでは、PチャンネルMOSFETとNチャンネルMOSFETの2つの電流制限が統合されています。PチャンネルMOSFETの電流が制限値に達すると、PチャンネルMOSFETがオフになり、NチャンネルMOSFETがオンになります。NチャンネルMOSFETの電流がN-MOS電流制限スレッシュホールドを超えた場合、NチャンネルMOSFETは電流が制限値を下回るまで引き続きオンになります。NチャンネルMOSFETの電流制限は、インダクタ内の電流が低下しない場合の低デューティ・サイクル動作のために重要です。インダクタ内の電流が低下しない原因には、PチャンネルMOSFETの電流制限遅延、または出力電圧が低いときのスタートアップ条件が考えられます。

パワーセーブ・モード

負荷電流が減少すると、デバイスは自動的にパルス・スキップ動作に切り替わり、スイッチ回路は負荷要求に基づいて間欠的に動作します。周期的にサイクルを実行することで、スイッチング損失が最小限に抑えられ、デバイスは高効率を維持しながら最小の無信号時電流で動作します。

パワーセーブ・モードでは、コンバータは出力電圧が設定されたスレッシュホールド電圧($-1.5\% V_{O(NOMINAL)}$)を下回ったときのみ動作します。いくつかのパルスで出力電圧を上昇させた後、出力電圧が公称出力電圧値を超えた時点で、パワーセーブ・モードに入ります。その結果、パワーセーブ・モード動作では、平均出力電圧はその公称値よりわずかに低くなります。

PFM/PWMの遷移が起こる出力電流は、式1で近似されます。

$$I_{PFM/PWM} = \frac{V_O}{V_I} \times \frac{V_I - V_O}{2 \times L \times f_{SW}} \quad (1)$$

- $I_{PFM/PWM}$: PFM/PWMの遷移が起こる出力電流
- f_{SW} : スwitching周波数(標準3MHz)
- L : インダクタ値




図31. パワーセーブ・モードのスレッシュホールド

モード選択および周波数同期

MODE/SYNCピンは、モード選択および周波数同期に使用できる多目的ピンです。このピンをGNDに接続することで、PWMおよびパワーセーブ・モードの自動切換え動作がイネーブルになります。コンバータは、中負荷から高負荷では固定周波数PWMモードで動作し、軽負荷時はPFMモードで動作します。これにより、広い負荷電流範囲にわたって高い効率を維持します。

MODE/SYNCピンを“ハイ”にすると、軽負荷の場合でもコンバータが強制的にPWMモードで動作するようになります。その利点は、コンバータが固定周波数で動作することにより、ノイズに敏感なアプリケーションに対してスイッチング周波数の単純なフィルタリングを行えることです。このモードでは、軽負荷時の効率はパワーセーブ・モードの場合よりも低くなります。より柔軟な制御のために、動作中にパワーセーブ・モードと強制PWMモードを自由に切り替えることも可能です。これにより、コンバータの動作を特定のシステム要件に調整することで効率的なパワー管理を実現できます。

TPS6230xおよびTPS6232xは、MODE/SYNCピンを使用して外部の3MHzクロックと同期させることもできます。同期中は、モードが固定周波数動作に設定され、PチャネルMOSFETをオンするタイミングは外部クロックの立ち上がりエッジに同期されます。これにより、複数のコンバータをマスター・スレーブ構成で接続し、コンバータ間の周波数マッチングを行うことが可能になります(詳細については、「アプリケーション例」の図37を参照してください)。

ソフトスタート

TPS6230xおよびTPS6232xxは、内部に起動時の突入電流を制限するソフトスタート回路を持っています。これにより、バッテリーまたはインピーダンスの高い電源がコンバータの入力に接続された場合、入力電圧に起こり得る電圧降下を防ぐことができます。ソフトスタートはスイッチ電流を標準で195mA、390mA、585mAのステップで、780mAの標準スイッチ制限電流まで増加させるデジタル回路として実装されています。起動時間は主に出力キャパシタと負荷電流に依存します。

低ドロップアウト動作の100%デューティ・サイクル

TPS6230xおよびTPS6232xは、100%デューティ・サイクル・モードを用いて低い入出力電位差を提供します。このモードでは、PチャネルMOSFETは常にオンになっています。この機能は全バッテリー電圧範囲を最大限に活用することで最長の動作時間を

実現できるため、バッテリー駆動のアプリケーションで特に有用です。レギュレーションを維持するための最小入力電圧は負荷電流と出力電圧に依存し、次の式で計算できます。

- $V_{I(MIN)} = V_{O(MAX)} + I_{O(MAX)} \times (r_{DS(on)MAX} + R_L)$
- $I_{O(MAX)}$: 最大出力電流
- $r_{DS(on)MAX}$: Pチャネル・スイッチの最大 $r_{DS(on)}$
- R_L : インダクタのDC抵抗
- $V_{O(MAX)}$: 公称出力電圧 + 出力電圧の最大公差

イネーブル

TPS6230xおよびTPS6232xは、ENが“ハイ”になると動作を開始し、前述したソフトスタートにより起動します。

ENピンを“ロー”にすると、シャットダウン時自己消費電流が0.1 μ A(標準値)のシャットダウン・モードになります。このモードでは、PチャネルMOSFETとNチャネルMOSFETはともにオフであり、内部の抵抗フィードバック・デバイスは切り離され、内部制御回路全体がオフになります。シャットダウン・モード時に外部電圧源または大きなキャパシタ等による出力電圧が存在すると、電気的特性表に規定されている逆リーク電流が流れます。正常動作を行うには、ENピンは終端処理しなければならず、フローティングにしておいてはいけません。

また、TPS6232xでは、デバイスがオフになったときに出力キャパシタをアクティブに放電するために、35 Ω (標準値)の抵抗が組み込まれています。V_Oで出力キャパシタを放電するのに必要な時間は、負荷電流に依存します。

低電圧ロックアウト(UVLO)

低電圧ロックアウト回路により低入力電圧時のデバイスの誤動作が防止されます。これは電源電圧が不確かな状態でコンバータがスイッチまたは整流器MOSFETをオンにするのを防ぎます。

短絡保護

出力電圧が公称出力電圧の50%を下回ると、コンバータの電流制限が公称値の50%に減少します。スタートアップ中に短絡保護がイネーブルになるため、出力電圧が公称出力電圧の50%を上回るまで、デバイスが公称電流制限の1/2以上を流すことはありません。定電流負荷やモーターの様な電流シンクとして機能する負荷をコンポーネントの出力に接続する場合には、この点を考慮する必要があります。




図32. 可変出力電圧製品

サーマル・シャットダウン

接合部温度 T_J が 150°C (標準値)を超えると、デバイスはサーマル・シャットダウン状態になります。このモードでは、PチャンネルMOSFETおよびNチャンネルMOSFETがオフになります。接合部温度が再び 130°C (標準値)を下回ると、デバイスは動作を再開します。

アプリケーション情報

可変出力電圧

可変出力電圧製品のTPS62300またはTPS62320が使用される場合、出力電圧は外付けの抵抗デバイダにより設定されます(図32を参照)。

出力電圧は次の式で計算されます。

$$V_O = 1.5 \times V_{\text{ref}} \times \left(1 + \frac{R1}{R2}\right) \quad V_{\text{ref}} = 0.4\text{V (Typ)} \quad (2)$$

無信号時動作電流を最小限に維持するために、R2を $300\text{k}\Omega \sim 500\text{k}\Omega$ の範囲で設定することを推奨します。FBラインは、インダクタやSWラインなどの雑音源から離して配置してください。

出力フィルタの設計(インダクタ及び出力キャパシタ)

降圧型コンバータであるTPS6230xおよびTPS6232xシリーズは内部に位相補償をもっているため、外付けのLCフィルタは内部補償と連携するよう選択することが必要です。

デバイスは、最小 $0.7\mu\text{H}$ から最大 $6.2\mu\text{H}$ までのインダクタンス値で動作するように設計されています。内部補償は、 $L = 1\mu\text{H}$ および $C_O = 10\mu\text{F}$ の出力フィルタとの組み合わせで動作するように最適化されています。そのような出力フィルタは、次のコーナー周波数を持ちます。

$$f_c = \frac{1}{2\pi \sqrt{L \times C_O}} = \frac{1}{2\pi \sqrt{1\mu\text{H} \times 10\mu\text{F}}} = 50.3\text{kHz} \quad (1)$$

これより高いコーナー周波数($L = 1\mu\text{H}$ 、 $C_O = 4.7\mu\text{F}$ など)での動作も可能です。ただし、ループ安定性を詳細に検査することを推奨します。大きな出力キャパシタ値($22\mu\text{F}$ など)を選択することは、コーナー周波数が安定性の問題なしに低い周波数に移動するので、それほど大きな影響は与えません。出力フィルタの可能な組み合わせを表1に示します。

インダクタンス値に関係なく、

高負荷過渡電流 $\left(\frac{di}{dt}\right)$ (例： $\geq 1600\text{mA}/\mu\text{s}$)のアプリケーション

INDUCTANCE (L)	OUTPUT CAPACITANCE (C _O)
1.0µH	4.7µF(ceramic capacitor)
2.2µH	2.2µF(ceramic capacitor)

表1. 出力フィルタの組み合わせ

では、 $10\mu\text{F}$ 出力キャパシタを使用した動作を推奨します。

インダクタ値は、パルス・スキップ動作にも影響を及ぼします。パワーセーブ・モードへの遷移は、インダクタ電流の谷が内部設定レベルを下回ったときに開始されます。インダクタ値が低いと大きなリップル電流が生じ、負荷電流が小さいときにその比率は顕著となります。それにより、軽負荷動作時に効率の低下が起こります。

インダクタの選択

インダクタは動作周波数には影響しませんが、インダクタ値はリップル電流に直接影響します。選択するインダクタは、直流抵抗と飽和電流の定格を満たしている必要があります。インダクタのリップル電流(ΔI_L)は、インダクタンスが高いほど小さくなり、 V_I または V_O が高いほど大きくなります。

$$\Delta I_L = \frac{V_O}{V_I} \times \frac{V_I - V_O}{L \times f_{\text{SW}}} \quad I_{L(\text{MAX})} = I_{O(\text{MAX})} + \frac{\Delta I_L}{2} \quad (4)$$

- f_{SW} : スイッチング周波数(3MHz Typ)
- L : インダクタンス値
- ΔI_L : インダクタリップル電流p-p値
- $I_{L(\text{MAX})}$: インダクタ最大電流

通常は、平均出力電流の30%未満のリップルで動作することが望めます。それより大きな値のリップル電流を許容すると低いインダクタンスを使用できますが、出力電圧リップルが大きくなり、コア損失が増加し、出力電流容量が低下します。

コイルの合計損失は、直流抵抗(R_{DC})での損失と、以下の周波数依存成分から構成されています。

- コア材料での損失(特に高スイッチング周波数で生じる、磁気ヒステリシス損)
- 表皮効果による導体内の損失増加(高周波数での電流偏移)
- 近接する巻線での誘導損失(近接効果)
- 放射損失

TPS6230xおよびTPS6232xコンバータでは、次に示す各種サブライヤのインダクタ・シリーズが使用されています。

MANUFACTURER	SERIES	DIMENSIONS
FDK	MIPW3226	3.2 × 2.6 × 1.0 = 8.32 mm ³
Taiyo Yuden	LQ CB2016	2.0 × 1.6 × 1.6 = 5.12 mm ³
	LQ CB2012	2.0 × 1.2 × 1.2 = 2.88 mm ³
	LQ CBL2012	2.0 × 1.2 × 1.0 = 2.40 mm ³
TDK	VL3010AT	2.8 × 2.6 × 1.0 = 7.28 mm ³
Wuerth Elektronik	WE-TPC XS	3.3 × 3.5 × 0.95 = 10.97 mm ³
Coilcraft	LPO3010	3.3 × 3.3 × 1.0 = 10.89 mm ³

表2. インダクター一覧

出力キャパシタの選択

TPS6230xおよびTPS6232xは高度な高速応答電圧モード制御方式を備えているため、小さなセラミック・キャパシタを使用することができます。低ESR値のセラミック・キャパシタは出力電圧リップルが最小となるため、これを推奨します。出力キャパシタには、X7RまたはX5R誘電体が必要です。Y5VおよびZ5U誘電体コンデンサは、温度による容量の大幅な変動に加えて、高い周波数では抵抗の性質を示します。

公称負荷電流では、デバイスはPWMモードで動作し、全体の出力電圧リップルは、出力キャパシタのESRによる電圧スパイクと、出力キャパシタの充放電による電圧リップルとの合計になります。

$$\Delta V_O = \frac{V_O}{V_I} \times \frac{V_I - V_O}{L \times f_{SW}} \times \left(\frac{1}{8 \times C_O \times f_{SW}} + ESR \right), \text{ maximum for high } V_I \quad (5)$$

軽負荷電流時にはデバイスはパワーセーブ・モードで動作し、出力電圧リップルは出力キャパシタの値には依存しません。出力電圧リップルは内部コンパレータのスレッシホールドおよび伝播遅延によって設定されます。標準の出力電圧リップルは公称出力電圧V_Oの1.5%です。

入力キャパシタの選択

降圧コンバータでは入力電流はパルスであるため、低ESRの入力キャパシタが必要とされます。これを使用することにより、大きな過渡電圧により生じるデバイスの誤動作やシステム内の他の回路への干渉を防ぐことができます。ほとんどのアプリケーションでは、2.2μFまたは4.7μFのキャパシタで十分です。

セラミック入力キャパシタのみを使用する場合には注意が必要です。入力でセラミック・キャパシタを使用している場合に、長いワイヤを通して(ACアダプタなどから)電源を供給すると、出力での負荷のステップ変動によりVINピンにリングングが生じる可能性があります。この高速のリングングは出力に誘導される場合があります。このリングングは出力に誘導されたり、部品に損傷を与えることもあります。

ループ安定性のチェック

回路と安定性の評価の第一段階は、定常状態の観点から以下の信号を観測することです。

- スイッチング・ノードSW
- インダクタ電流IL
- 出力リップル電圧V_O((AC))

これらは、スイッチング・コンバータの評価時に測定する必要がある基本的な信号です。スイッチング波形に大きなデューティ・サイクル・ジッタが現れたり、出力電圧またはインダクタ電流に発振が見られる場合は、レギュレーション・ループが不安定な可能性があります。これは多くの場合、基板レイアウトおよびL-Cの組み合わせに起因するものです。

レギュレーション・ループの評価における次のステップとして、負荷過渡応答をテストします。負荷増大への過渡状態の発生からPチャネルMOSFETがオンになるまでの時間、出力キャパシタは負荷に必要な電流をすべて供給する必要があります。V_Oはすぐに、ΔI_(LOAD) × ESRに等しい量だけ低下します。ここで、ESRはC_Oの等価直列抵抗です。ΔI_(LOAD)はC_Oの充電または放電を開始し、フィードバック誤差信号を生成します。この信号を使用してレギュレータはV_Oを定常状態値に戻します。

この復帰時間の間、V_Oの安定時間、オーバーシュート、リングングを監視することで、コンバータの安定性を判断する助けとなります。リングングがなければ、ループは通常45度以上の位相マージンを持ちます。

いくつかの温度に依存する抵抗性パラメータ(MOSFET r_{DS(on)}など)には回路のダンピング係数が直接関係しているため、ループ安定性の分析は、入力電圧範囲、負荷電流範囲、温度範囲のそれぞれ全体にわたって行う必要があります。

DACを使用した出力電圧のプログラミング

TPS62300およびTPS62320デバイスでは、ADJおよびFBピンをドライブする外部DACにより、出力電圧を0.6V~V_I(または5.4V、いずれか低い方)の範囲の任意の電圧に、動的にプログラミングすることができます(図33を参照)。その場合、出力電圧はA_(PT) × V_(DAC)に等しくなります(Power TrainアンプのA_(PT) = 標準1.5)。

出力電圧が低くなると、コンバータは強制PWMモードで出力をすぐに低下させ、出力エネルギーを入力に回生します。回生エネルギーを吸収する能力を持つ低インピーダンスのソースや十分な容量のコンデンサに入力が接続されていない場合は、入力電圧がデバイスの絶対最大電圧を超え、デバイスに損傷を与えます。 V_O の低下が速いほど、入力での電圧スパイクが高くなります。

最適な結果を得るには、ADJ/FB信号の変化をアプリケーションで許容される限り遅くします。コンバータのレギュレーション・ループのオーバースルーを避けるために、出力電圧では300mV/ μ s(入力電圧、出力電圧ステップ、およびL/Cの組み合わせにより異なる)を超える急激な変化を避けてください。立ち上がりの制御ができない場合は、DAC出力とADJ/FBピンの間にRCフィルタを挿入することで、制御信号を遅くすることができます。

レイアウトについての考察

すべてのスイッチング電源において、レイアウトは設計での重要なステップとなります。高速動作を行うTPS6230xおよびTPS6232xでは、PCBレイアウトに十分な配慮が必要です。仕様に規定された特性を得るために、基板レイアウトを注意深く行っ

てください。レイアウトが注意深く行われていないと、レギュレータはEMI問題はもとよりラインおよび負荷のレギュレーションや安定性の問題も生じさせることがあります。低インダクタンス、低インピーダンスのグラウンド・パスを用意することが重要です。図34の太線で示される主要な電流パスには広く短い配線を使用してください。

入力キャパシタはインダクタや出力キャパシタと同様にできるだけICピンの近くに置かなければなりません。パワー・グラウンドには共通のグラウンド・ノードを使用し、制御グラウンド(AGND)には別のノードを使用して、グラウンド雑音の影響を最小限に抑えます。これらのグラウンド・ノードをICの下で結合し(一点アース)、AGNDピンに戻る小さな信号成分がC1およびC2の大電流パスを共有しないようにしてください。

出力電圧センス・ライン(VOUT)は、出力キャパシタに直接接続し、雑音の多い部品やパターン(SWラインなど)から遠ざけて配置します。このパターンはできるだけ短くして、基準グラウンドに接続された保護リングによりシールドする必要があります。電圧設定用の抵抗デバイダは、ICのAGNDピンにできるだけ近づけて配置してください。




図33. DAC電圧のフィルタリング




図34. レイアウト図




図35. 推奨QFNレイアウト(上面)




図36. 推奨QFNレイアウト(下面)

熱特性について

一般に、低プロファイル、ファインピッチの表面実装パッケージにICを実装する場合は、消費電力に特別な注意が必要です。熱結合、空気流、追加ヒートシンク、対流面、他の放熱部品の存在など、システムに依存する多くの問題により、特定の部品の消費電力制限が左右されます。

熱特性を向上させるための3つの基本的なアプローチを次に示します。

- PCB設計の消費電力容量の向上
- PCBへの部品の熱結合の改善
- システムへの空気流の導入

TPS6230xおよびTPS6232xの推奨最大接合部温度(T_J)は、125°Cです。8ピンCSPパッケージ(YZDおよびYED)の熱抵抗は、 $R_{\theta JA} = 250^\circ\text{C}/\text{W}$ です。指定されたレギュレータ動作は、最大周囲

温度 $T_A = 85^\circ\text{C}$ まで保証されます。したがって、最大消費電力は約160mWとなります。アプリケーションの最大周囲温度が低い場合、またはPowerPAD™パッケージ(DRC)を使用する場合は、さらに多くの電力を消費可能です。

$$P_{O(\text{MAX})} = \frac{T_{J(\text{MAX})} - T_A}{R_{\theta JA}} = \frac{125^\circ\text{C} - 80^\circ\text{C}}{250^\circ\text{C}/\text{W}} = 160 \text{ mW} \quad (6)$$

チップスケール・パッケージの寸法

TPS6230xおよびTPS6232xは、8バンプのチップスケール・パッケージ(YZD、NanoFree™およびYED、NanoStar™)でも供給されます。パッケージの寸法を次に示します。

- $D = 1.970 \pm 0.05 \text{ mm}$
- $E = 0.970 \pm 0.05 \text{ mm}$




図37. デュアル、逆相、3MHz、500mA降圧型レギュレータ：ソリューションの合計サイズは50mm²未満




図38. 高速ターンオン時間のためのスピードアップ回路





図39. I² CI/Fによる動的電圧管理




4204102/C 02/04

注：A. 線分寸法の単位はすべてミリメートルです。


B. この図は予告なしに変更される場合があります。

C. SON(Small Outline No-Lead)パッケージ構成。

D. サーマル・ダイ・パッドを外部サーマル・プレーンに接合することで、パッケージの熱特性を強化できます。



- 注：A. 線分寸法の単位はすべてミリメートルです。
 B. この図は予告なしに変更される場合があります。
 C. NanoStar™パッケージ構成。
 D. YEDパッケージのデバイスでは、寸法Dは1.85~2.65mm、寸法Eは0.85~1.65mmです。特定のデバイスの正確なパッケージ・サイズについては、デバイスのデータシートを参照するか、TIの営業担当者までお問い合わせください。
 E. 配列の実装については、製品のデータシートを参照。
 4x2マトリックスのパターンは説明用のみ示しています。
 F. このパッケージには、スズ鉛(SnPb)ボールが含まれています。
 鉛フリー・ボールについては、YZD(図面#4205057)を参照してください。



- 注：A. 線分寸法の単位はすべてミリメートルです。
 B. この図は予告なしに変更される場合があります。
 C. NanoStar™パッケージ構成。
 D. YEDパッケージのデバイスでは、寸法Dは1.85~2.65mm、寸法Eは0.85~1.65mmです。特定のデバイスの正確なパッケージ・サイズについては、デバイスのデータシートを参照するか、TIの営業担当者までお問い合わせください。
 E. 配列の実装については、製品のデータシートを参照。
 4×2マトリックスのパターンは説明用のみ示しています。
 F. このパッケージには、鉛フリー・ボールが含まれています。
 スズ鉛(SnPb)ボールについては、YZD(図面#4204180)を参照してください。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
TPS62300DRCR	ACTIVE	VSON	DRC	10	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	AMN	Samples
TPS62301DRCR	ACTIVE	VSON	DRC	10	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	AMO	Samples
TPS62302DRCR	ACTIVE	VSON	DRC	10	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	AMQ	Samples
TPS62303DRCR	ACTIVE	VSON	DRC	10	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	AMR	Samples
TPS62305DRCR	ACTIVE	VSON	DRC	10	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ANU	Samples
TPS62320DRCR	ACTIVE	VSON	DRC	10	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	AMX	Samples
TPS62321DRCR	ACTIVE	VSON	DRC	10	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	AMY	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

⁽⁶⁾ Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

重要なお知らせと免責事項

TI は、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](https://www.ti.com) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022, Texas Instruments Incorporated