


TMUX1136 5V、低リーク電流、2:1、2チャンネル高精度アナログスイッチ

1 特長

- 幅広い電源電圧範囲: 1.08V~5.5V
- 小さいリーク電流: 3pA
- 低いオン抵抗: 2Ω
- 少ない電荷注入: -6pC
- -40°C~+125°Cの動作温度範囲
- **1.8V ロジック互換**
- **フェイルセーフ ロジック**
- **レール ツー レール動作**
- **双方向の信号パス**
- ブレイク ビフォー メイクのスイッチング動作
- ESD 保護 (HBM): 2000V

2 アプリケーション

- **超音波スキャナ**
- **メディカル モニタと診断**
- **血糖値モニタ**
- **光学ネットワーク機器**
- **光学テスト機器**
- **リモート無線ユニット**
- **パワー アンプのスイッチング**
- **データ アクイジション システム**
- **ATE 試験装置**
- **ファクトリ オートメーションと産業用制御**
- **流量トランスミッタ**
- **プログラマブル ロジック コントローラ (PLC)**
- **アナログ入力モジュール**
- **ソナー受信機**
- **バッテリー モニタリング システム**



アプリケーションの例

3 概要


TMUX1136 は、CMOS (相補型金属酸化膜半導体) 単極双投 (2:1) スイッチで、2 つのチャンネルが独立に制御されます。このデバイスは 1.08V~5.5V の広い電源電圧範囲で動作するため、医療機器から産業システムまで、幅広い用途に適しています。このデバイスは、ソース (Sx) およびドレイン (Dx) ピンで、GND から V_{DD} までの範囲の双方向アナログおよびデジタル信号をサポートします。すべてのロジック入力のスレッシュホールドは **1.8V ロジック互換**で、有効な電源電圧範囲で動作していれば、TTL と CMOS の両方のロジックと互換性が保証されます。**フェイルセーフ ロジック**回路により、電源ピンよりも先に制御ピンに電圧が印加されるため、デバイスへの損傷の可能性が避けられます。

TMUX1136 は、高精度スイッチおよびマルチプレクサのデバイス ファミリの製品です。これらのデバイスは、オンおよびオフ時のリーク電流が非常に小さく、電荷注入も少ないため、高精度の測定用途に使用できます。消費電流が 3nA と低く、小さいパッケージ オプションが存在するため、携帯型アプリケーションでも使用できます。

パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ (2)
TMUX1136	DGS (VSSOP, 10)	3mm × 4.9mm
	DQA (USON, 10)	2.5mm × 1mm

- (1) 詳細については、[セクション 11](#) を参照してください。
- (2) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。



ブロック図

目次

1 特長	1	6.8 クロストーク	17
2 アプリケーション	1	6.9 帯域幅	18
3 概要	1	7 詳細説明	19
4 ピン構成および機能	3	7.1 機能ブロック図	19
5 仕様	4	7.2 機能説明	19
5.1 絶対最大定格	4	7.3 デバイスの機能モード	21
5.2 ESD 定格	4	8 アプリケーションと実装	22
5.3 推奨動作条件	4	8.1 アプリケーション情報	22
5.4 熱に関する情報	5	8.2 代表的なアプリケーション	22
5.5 電気的特性 ($V_{DD} = 5V \pm 10\%$)	5	8.3 電源に関する推奨事項	24
5.6 電気的特性 ($V_{DD} = 3.3V \pm 10\%$)	6	8.4 レイアウト	24
5.7 電気的特性 ($V_{DD} = 1.8V \pm 10\%$)	8	9 デバイスおよびドキュメントのサポート	26
5.8 電気的特性 ($V_{DD} = 1.2V \pm 10\%$)	9	9.1 ドキュメントのサポート	26
6 パラメータ測定情報	14	9.2 ドキュメントの更新通知を受け取る方法	26
6.1 オン抵抗	14	9.3 サポート・リソース	26
6.2 オフリーク電流	14	9.4 商標	26
6.3 オンリーク電流	15	9.5 静電気放電に関する注意事項	26
6.4 遷移時間	15	9.6 用語集	26
6.5 ブ레이크 ビフォー メイク	16	10 改訂履歴	26
6.6 チャージ インジェクション	16	11 メカニカル、パッケージ、および注文情報	27
6.7 オフ絶縁	17		

4 ピン構成および機能




図 4-1. DGS パッケージ、10 ピン VSSOP (上面図)




図 4-2. DQA パッケージ、10 ピン USON (上面図)

表 4-1. ピンの機能

ピン		種類 (1)	説明
名称	番号		
SEL1	1	I	ピン 1 を選択: 表 7-1 に従ってスイッチ #1 の状態を制御します。(ロジック Low = S1B から D1、ロジック High = S1A から D1)
S1A	2	I/O	ソースピン 1A。入力または出力として使用が可能。
GND	3	P	グラウンド (0V) リファレンス
S2A	4	I/O	ソースピン 2A。入力または出力として使用が可能。
SEL2	5	I	ピン 2 を選択: 表 7-1 に従ってスイッチ #2 の状態を制御します。(ロジック Low = S2B から D2、ロジック High = S2A から D2)
D2	6	I/O	ドレインピン 2。入力または出力として使用が可能。
S2B	7	I/O	ソースピン 2B。入力または出力として使用が可能。
VDD	8	P	正電源。このピンは最も正の電源電位になる。確実な動作を保證するため、V _{DD} と GND の間に 0.1μF ~ 10μF のデカップリング コンデンサを接続。
S1B	9	I/O	ソースピン 1B。入力または出力として使用が可能。
D1	10	I/O	ドレインピン 1。入力または出力として使用が可能。

(1) I = 入力、O = 出力、I/O = 入力および出力、P = 電源

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)^{(1) (2)}

		最小値	最大値	単位
V _{DD}	電源電圧	-0.5	6	V
V _{SEL} または V _{EN}	ロジック制御入力ピン電圧 (SELx)	-0.5	6	V
I _{SEL} または I _{EN}	ロジック制御入力ピン電流 (SELx)	-30	30	mA
V _S または V _D	ソースまたはドレイン電圧 (SxA, SxB, Dx)	-0.5	V _{DD} +0.5	V
I _S または I _D (CONT)	ソースまたはドレインでの連続電流 (SxA, SxB, Dx)	I _{DC} + 10% ⁽³⁾	I _{DC} + 10% ⁽³⁾	mA
I _S または I _D (PEAK)	ソースおよびドレイン ピーク電流:(最大 1ms 周期、最大 10% デューティ サイクル) (SxA, SxB, Dx)	I _{peak} ± 10% ⁽³⁾	I _{peak} ± 10% ⁽³⁾	mA
T _{stg}	保管温度	-65	150	°C
P _{tot}	全消費電力 ^{(4) (5)}		500	mW
T _J	接合部温度		150	°C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについての話で、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) The algebraic convention, whereby the most negative value is a minimum and the most positive value is a maximum.
- (3) 「I_{DC} および I_{PEAK} 定格の推奨動作条件」を参照してください。
- (4) DGS (VSSOP) パッケージの場合: TA = 53°Cを上回ると 5.16mW/°Cの割合で P_{tot} が直線的に低下
- (5) DQA (USON) パッケージの場合: TA = 63°Cを上回ると 5.81mW/°Cの割合で P_{tot} が直線的に低下

5.2 ESD 定格

		値	単位
V _(ESD)	静電気放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	±2000
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 または ANSI/ESDA/JEDEC JS-002 準拠、全ピン ⁽²⁾	±750

- (1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V _{DD}	電源電圧	1.08		5.5	V
V _S または V _D	信号経路における入出力電圧 (ソースまたはドレイン ピン) (SxA, SxB, Dx)	0		V _{DD}	V
V _{SEL}	ロジック制御入力ピン電圧 (SELx)	0		5.5	V
T _A	周囲温度	-40		125	°C
I _{DC}	スイッチを流れる連続電流	T _J = 25°C		150	mA
		T _J = 85°C		120	mA
		T _J = 125°C		60	mA
		T _J = 130°C		50	mA

5.3 推奨動作条件 (続き)

自由気流での動作温度範囲内 (特に記述のない限り)

			最小値	公称値	最大値	単位
I_{peak}	スイッチを流れるピーク電流 (最大 1ms の期間、最大 10% のデューティ サイクル)	Tj = 25°C		300		mA
		Tj = 85°C		300		mA
		Tj = 125°C		180		mA
		Tj = 130°C		160		mA

5.4 熱に関する情報

熱評価基準 (1)		TMUX1136		単位
		DGS (VSSOP)	DQA (USON)	
		10 ピン	10 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	193.9	172.2	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	83.1	79.3	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	116.5	72.0	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	22.0	9.0	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	114.6	71.7	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	N/A	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

5.5 電気的特性 ($V_{DD} = 5V \pm 10\%$)

$T_A = 25^\circ\text{C}$ 、 $V_{DD} = 5V$ (特に記述のない限り)

パラメータ		テスト条件	TA	最小値	標準値	最大値	単位	
アナログ スイッチ								
R_{ON}	オン抵抗	$V_S = 0V \sim V_{DD}$ $I_{SD} = 10\text{mA}$ セクション 6.1 を参照	25°C		2	4	Ω	
			-40°C ~ +85°C			4.5	Ω	
			-40°C ~ +125°C			4.9	Ω	
ΔR_{ON}	チャンネル間のオン抵抗の整合	$V_S = 0V \sim V_{DD}$ $I_{SD} = 10\text{mA}$ セクション 6.1 を参照	25°C		0.13		Ω	
			-40°C ~ +85°C			0.4	Ω	
			-40°C ~ +125°C			0.5	Ω	
$R_{ON\ FLAT}$	オン抵抗の平坦性	$V_S = 0V \sim V_{DD}$ $I_{SD} = 10\text{mA}$ セクション 6.1 を参照	25°C		0.85		Ω	
			-40°C ~ +85°C			1.6	Ω	
			-40°C ~ +125°C			1.6	Ω	
$I_{S(OFF)}$	ソース オフ リーク電流 (1)	$V_{DD} = 5V$ スイッチ オフ $V_D = 4.5V/1.5V$ $V_S = 1.5V/4.5V$ セクション 6.2 を参照	25°C	-0.08	± 0.005	0.08	nA	
			-40°C ~ +85°C		-0.3		0.3	nA
			-40°C ~ +125°C		-0.9		0.9	nA
$I_{D(ON)}$ $I_{S(ON)}$	チャンネル オン リーク電流	$V_{DD} = 5V$ スイッチ オン $V_D = V_S = 2.5V$ セクション 6.3 を参照	25°C	-0.025	± 0.003	0.025	nA	
			-40°C ~ +85°C		-0.3		0.3	nA
			-40°C ~ +125°C		-0.95		0.95	nA
$I_{D(ON)}$ $I_{S(ON)}$	チャンネル オン リーク電流	$V_{DD} = 5V$ スイッチ オン $V_D = V_S = 4.5V/1.5V$ セクション 6.3 を参照	25°C	-0.1	± 0.01	0.1	nA	
			-40°C ~ +85°C		-0.35		0.35	nA
			-40°C ~ +125°C		-2		2	nA
ロジック入力 (SELx)								

5.5 電気的特性 ($V_{DD} = 5V \pm 10\%$) (続き)

 $T_A = 25^\circ\text{C}$ 、 $V_{DD} = 5V$ (特に記述のない限り)

パラメータ		テスト条件	TA	最小値	標準値	最大値	単位
V_{IH}	入力ロジック High		$-40^\circ\text{C} \sim +125^\circ\text{C}$	1.49		5.5	V
V_{IL}	入力ロジック Low		$-40^\circ\text{C} \sim +125^\circ\text{C}$	0		0.87	V
I_{IH} I_{IL}	入力リーク電流		25°C		± 0.005		μA
I_{IH} I_{IL}	入力リーク電流		$-40^\circ\text{C} \sim +125^\circ\text{C}$			± 0.05	μA
C_{IN}	ロジック入力容量		25°C		1		pF
C_{IN}	ロジック入力容量		$-40^\circ\text{C} \sim +125^\circ\text{C}$			2	pF
電源							
I_{DD}	V_{DD} の電源電流	ロジック入力 = 0V または 5.5V	25°C		0.003		μA
			$-40^\circ\text{C} \sim +125^\circ\text{C}$			1	μA
ダイナミック特性							
t_{TRAN}	チャンネル間のスイッチング時間	$V_S = 3V$ $R_L = 200\Omega$, $C_L = 15\text{pF}$ セクション 6.4 を参照	25°C		12		ns
			$-40^\circ\text{C} \sim +85^\circ\text{C}$			18	ns
			$-40^\circ\text{C} \sim +125^\circ\text{C}$			19	ns
t_{OPEN} (BBM)	ブレイク ビフォー メイク時間	$V_S = 3V$ $R_L = 200\Omega$, $C_L = 15\text{pF}$ セクション 6.5 を参照	25°C		8		ns
			$-40^\circ\text{C} \sim +85^\circ\text{C}$		1		ns
			$-40^\circ\text{C} \sim +125^\circ\text{C}$		1		ns
Q_C	チャージ インジェクション	$V_D = 1V$ $R_S = 0\Omega$, $C_L = 1\text{nF}$ セクション 6.6 を参照	25°C			-6	pC
O_{ISO}	オフ アイソレーション	$R_L = 50\Omega$, $C_L = 5\text{pF}$ $f = 1\text{MHz}$ セクション 6.7 を参照	25°C			-65	dB
			25°C			-45	dB
X_{TALK}	クロストーク	$R_L = 50\Omega$, $C_L = 5\text{pF}$ $f = 1\text{MHz}$ セクション 6.8 を参照	25°C			-100	dB
			25°C			-80	dB
BW	帯域幅	$R_L = 50\Omega$, $C_L = 5\text{pF}$ セクション 6.9 を参照	25°C			220	MHz
C_{SOFF}	ソース オフ容量	$f = 1\text{MHz}$	25°C			6	pF
C_{SON} C_{DON}	オン容量	$f = 1\text{MHz}$	25°C			20	pF

 (1) V_S が 4.5V の場合、 V_D は 1.5V、または V_S が 1.5V の場合、 V_D は 4.5V です。

5.6 電気的特性 ($V_{DD} = 3.3V \pm 10\%$)

 $T_A = 25^\circ\text{C}$ 、 $V_{DD} = 3.3V$ (特に記述のない限り)

パラメータ		テスト条件	TA	最小値	標準値	最大値	単位
アナログ スイッチ							

5.6 電気的特性 ($V_{DD} = 3.3V \pm 10\%$) (続き)

$T_A = 25^\circ C$ 、 $V_{DD} = 3.3V$ (特に記述のない限り)

パラメータ		テスト条件	TA	最小値	標準値	最大値	単位
R _{ON}	オン抵抗	V _S = 0V~V _{DD} I _{SD} = 10mA セクション 6.1 を参照	25°C		3.7	8.8	Ω
			-40°C~+85°C			9.5	Ω
			-40°C~+125°C			9.8	Ω
ΔR _{ON}	チャンネル間のオン抵抗の整合	V _S = 0V~V _{DD} I _{SD} = 10mA セクション 6.1 を参照	25°C		0.13		Ω
			-40°C~+85°C			0.4	Ω
			-40°C~+125°C			0.5	Ω
R _{ON} FLAT	オン抵抗の平坦性	V _S = 0V~V _{DD} I _{SD} = 10mA セクション 6.1 を参照	25°C		1.9		Ω
			-40°C~+85°C			2	Ω
			-40°C~+125°C			2.2	Ω
I _{S(OFF)}	ソース オフ リーク電流 ⁽¹⁾	V _{DD} = 3.3V スイッチ オフ V _D = 3V/1V V _S = 1V/3V セクション 6.2 を参照	25°C	-0.05	±0.001	0.05	nA
			-40°C~+85°C			0.1	nA
			-40°C~+125°C			0.5	nA
I _{D(ON)} I _{S(ON)}	チャンネル オン リーク電流	V _{DD} = 3.3V スイッチ オン V _D = V _S = 3V/1V セクション 6.3 を参照	25°C	-0.1	±0.005	0.1	nA
			-40°C~+85°C			0.35	nA
			-40°C~+125°C			2	nA
ロジック入力 (SELx)							
V _{IH}	入力ロジック High		-40°C~+125°C	1.35		5.5	V
V _{IL}	入力ロジック Low		-40°C~+125°C	0		0.8	V
I _{IH} I _{IL}	入力リーク電流		25°C		±0.005		μA
I _{IH} I _{IL}	入力リーク電流		-40°C~125°C			±0.05	μA
C _{IN}	ロジック入力容量		25°C		1		pF
C _{IN}	ロジック入力容量		-40°C~+125°C			2	pF
電源							
I _{DD}	V _{DD} の電源電流	ロジック入力 = 0V または 5.5V	25°C		0.003		μA
			-40°C~+125°C			0.8	μA
ダイナミック特性							
t _{TRAN}	チャンネル間のスイッチング時間	V _S = 2V R _L = 200Ω、C _L = 15pF セクション 6.4 を参照	25°C		14		ns
			-40°C~+85°C			20	ns
			-40°C~+125°C			21	ns
t _{OPEN} (BBM)	ブレイク ビフォー メイク時間	V _S = 2V R _L = 200Ω、C _L = 15pF セクション 6.5 を参照	25°C		9		ns
			-40°C~+85°C		1		ns
			-40°C~+125°C		1		ns
Q _C	チャージ インジェクション	V _D = 1V R _S = 0Ω、C _L = 1nF セクション 6.6 を参照	25°C		-6		pC
O _{ISO}	オフ アイソレーション	R _L = 50Ω、C _L = 5pF f = 1MHz セクション 6.7 を参照	25°C		-65		dB
		R _L = 50Ω、C _L = 5pF f = 10MHz セクション 6.7 を参照	25°C		-45		dB

5.6 電気的特性 ($V_{DD} = 3.3V \pm 10\%$) (続き)

 $T_A = 25^\circ\text{C}$ 、 $V_{DD} = 3.3V$ (特に記述のない限り)

パラメータ		テスト条件	TA	最小値	標準値	最大値	単位
X _{TALK}	クロストーク	$R_L = 50\Omega$ 、 $C_L = 5pF$ $f = 1\text{MHz}$ セクション 6.8 を参照	25°C		-100		dB
		$R_L = 50\Omega$ 、 $C_L = 5pF$ $f = 10\text{MHz}$ セクション 6.8 を参照	25°C		-80		dB
BW	帯域幅	$R_L = 50\Omega$ 、 $C_L = 5pF$ セクション 6.9 を参照	25°C		220		MHz
C _{SOFF}	ソース オフ容量	$f = 1\text{MHz}$	25°C		6		pF
C _{SON} C _{DDON}	オン容量	$f = 1\text{MHz}$	25°C		20		pF

 (1) V_S が 3V の場合、 V_D は 1V、または V_S が 1V の場合、 V_D は 3V です。

5.7 電気的特性 ($V_{DD} = 1.8V \pm 10\%$)

 $T_A = 25^\circ\text{C}$ 、 $V_{DD} = 1.8V$ (特に記述のない限り)

パラメータ		テスト条件	TA	最小値	標準値	最大値	単位	
アナログ スイッチ								
R _{ON}	オン抵抗	$V_S = 0V \sim V_{DD}$ $I_{SD} = 10\text{mA}$ セクション 6.1 を参照	25°C		40		Ω	
			-40°C ~ +85°C			80	Ω	
			-40°C ~ +125°C			80	Ω	
ΔR_{ON}	チャンネル間のオン抵抗の整合	$V_S = 0V \sim V_{DD}$ $I_{SD} = 10\text{mA}$ セクション 6.1 を参照	25°C		0.4		Ω	
			-40°C ~ +85°C			1.5	Ω	
			-40°C ~ +125°C			1.5	Ω	
I _{S(OFF)}	ソース オフ リーク電流 ⁽¹⁾	$V_{DD} = 1.98V$ スイッチ オフ $V_D = 1.62V/1V$ $V_S = 1V/1.62V$ セクション 6.2 を参照	25°C	-0.05	± 0.003	0.05	nA	
			-40°C ~ +85°C		-0.1		0.1	nA
			-40°C ~ +125°C		-0.5		0.5	nA
I _{D(ON)} I _{S(ON)}	チャンネル オン リーク電流	$V_{DD} = 1.98V$ スイッチ オン $V_D = V_S = 1.62V/1V$ セクション 6.3 を参照	25°C	-0.1	± 0.005	0.1	nA	
			-40°C ~ +85°C		-0.5		0.5	nA
			-40°C ~ +125°C		-2		2	nA
ロジック入力 (SELx)								
V _{IH}	入力ロジック High		-40°C ~ +125°C	1.07		5.5	V	
V _{IL}	入力ロジック Low		-40°C ~ +125°C	0		0.68	V	
I _{IH} I _{IL}	入力リーク電流		25°C		± 0.005		μA	
I _{IH} I _{IL}	入力リーク電流		-40°C ~ +125°C			± 0.05	μA	
C _{iN}	ロジック入力容量		25°C		1		pF	
C _{iN}	ロジック入力容量		-40°C ~ +125°C			2	pF	
電源								
I _{DD}	V _{DD} の電源電流	ロジック入力 = 0V または 5.5V	25°C		0.001		μA	
			-40°C ~ +125°C			0.85	μA	
ダイナミック特性								

5.7 電気的特性 ($V_{DD} = 1.8V \pm 10\%$) (続き)

$T_A = 25^\circ\text{C}$, $V_{DD} = 1.8V$ (特に記述のない限り)

パラメータ		テスト条件	TA	最小値	標準値	最大値	単位
t_{TRAN}	チャンネル間の遷移時間	$V_S = 1V$ $R_L = 200\Omega$, $C_L = 15pF$ セクション 6.4 を参照	25°C		28		ns
			-40°C ~ +85°C			44	ns
			-40°C ~ +125°C			44	ns
t_{OPEN} (BBM)	ブレイク ビフオー メイク時間	$V_S = 1V$ $R_L = 200\Omega$, $C_L = 15pF$ セクション 6.5 を参照	25°C		16		ns
			-40°C ~ +85°C		1		ns
			-40°C ~ +125°C		1		ns
Q_C	チャージ インジェクション	$V_D = 1V$ $R_S = 0\Omega$, $C_L = 1nF$ セクション 6.6 を参照	25°C		-3		pC
O_{ISO}	オフ アイソレーション	$R_L = 50\Omega$, $C_L = 5pF$ $f = 1\text{MHz}$ セクション 6.7 を参照	25°C		-65		dB
			$R_L = 50\Omega$, $C_L = 5pF$ $f = 10\text{MHz}$ セクション 6.7 を参照	25°C		-45	
X_{TALK}	クロストーク	$R_L = 50\Omega$, $C_L = 5pF$ $f = 1\text{MHz}$ セクション 6.8 を参照	25°C		-100		dB
			$R_L = 50\Omega$, $C_L = 5pF$ $f = 10\text{MHz}$ セクション 6.8 を参照	25°C		-80	
BW	帯域幅	$R_L = 50\Omega$, $C_L = 5pF$	25°C		220		MHz
C_{SOFF}	ソース オフ容量	$f = 1\text{MHz}$	25°C		6		pF
C_{SON} C_{DON}	オン容量	$f = 1\text{MHz}$	25°C		20		pF

(1) V_S が 1.62V の場合、 V_D は 1V、または V_S が 1V の場合、 V_D は 1.62V です。

5.8 電気的特性 ($V_{DD} = 1.2V \pm 10\%$)

$T_A = 25^\circ\text{C}$, $V_{DD} = 1.2V$ (特に記述のない限り)

パラメータ		テスト条件	TA	最小値	標準値	最大値	単位	
アナログ スイッチ								
R_{ON}	オン抵抗	$V_S = 0V \sim V_{DD}$ $I_{SD} = 10\text{mA}$ セクション 6.1 を参照	25°C		70		Ω	
			-40°C ~ +85°C			105	Ω	
			-40°C ~ +125°C			105	Ω	
ΔR_{ON}	チャンネル間のオン抵抗の整合	$V_S = 0V \sim V_{DD}$ $I_{SD} = 10\text{mA}$ セクション 6.1 を参照	25°C		0.4		Ω	
			-40°C ~ +85°C			1.5	Ω	
			-40°C ~ +125°C			1.5	Ω	
$I_{\text{S(OFF)}}$	ソース オフ リーク電流 ⁽¹⁾	$V_{DD} = 1.32V$ スイッチ オフ $V_D = 1V/0.8V$ $V_S = 0.8V/1V$ セクション 6.2 を参照	25°C	-0.05	± 0.003	0.05	nA	
			-40°C ~ +85°C		-0.1		0.1	nA
			-40°C ~ +125°C		-0.5		0.5	nA
$I_{\text{D(ON)}}$ $I_{\text{S(ON)}}$	チャンネル オン リーク電流	$V_{DD} = 1.32V$ スイッチ オン $V_D = V_S = 1V/0.8V$ セクション 6.3 を参照	25°C	-0.1	± 0.005	0.1	nA	
			-40°C ~ +85°C		-0.5		0.5	nA
			-40°C ~ +125°C		-2		2	nA
ロジック入力 (SELx)								

5.8 電気的特性 ($V_{DD} = 1.2V \pm 10\%$) (続き)

 $T_A = 25^\circ\text{C}$ 、 $V_{DD} = 1.2V$ (特に記述のない限り)

パラメータ		テスト条件	TA	最小値	標準値	最大値	単位
V_{IH}	入力ロジック High		$-40^\circ\text{C} \sim +125^\circ\text{C}$	0.96		5.5	V
V_{IL}	入力ロジック Low		$-40^\circ\text{C} \sim +125^\circ\text{C}$	0		0.36	V
I_{IH} I_{IL}	入力リーク電流		25°C		± 0.005		μA
I_{IH} I_{IL}	入力リーク電流		$-40^\circ\text{C} \sim +125^\circ\text{C}$			± 0.05	μA
C_{IN}	ロジック入力容量		25°C		1		pF
C_{IN}	ロジック入力容量		$-40^\circ\text{C} \sim +125^\circ\text{C}$			2	pF
電源							
I_{DD}	V_{DD} の電源電流	ロジック入力 = 0V または 5.5V	25°C		0.003		μA
			$-40^\circ\text{C} \sim +125^\circ\text{C}$			0.7	μA
ダイナミック特性							
t_{TRAN}	チャンネル間の遷移時間	$V_S = 1V$ $R_L = 200\Omega$, $C_L = 15pF$ セクション 6.4 を参照	25°C		55		ns
			$-40^\circ\text{C} \sim +85^\circ\text{C}$			190	ns
			$-40^\circ\text{C} \sim +125^\circ\text{C}$			190	ns
t_{OPEN} (BBM)	ブレイク ビフォー メイク時間	$V_S = 1V$ $R_L = 200\Omega$, $C_L = 15pF$ セクション 6.5 を参照	25°C		28		ns
			$-40^\circ\text{C} \sim +85^\circ\text{C}$		1		ns
			$-40^\circ\text{C} \sim +125^\circ\text{C}$		1		ns
Q_C	チャージ インジェクション	$V_D = 1V$ $R_S = 0\Omega$, $C_L = 1nF$ セクション 6.6 を参照	25°C		-2		pC
O_{ISO}	オフ アイソレーション	$R_L = 50\Omega$, $C_L = 5pF$ $f = 1MHz$ セクション 6.7 を参照	25°C		-65		dB
			25°C		-45		dB
X_{TALK}	クロストーク	$R_L = 50\Omega$, $C_L = 5pF$ $f = 1MHz$ セクション 6.8 を参照	25°C		-100		dB
			25°C		-80		dB
BW	帯域幅	$R_L = 50\Omega$, $C_L = 5pF$	25°C		220		MHz
C_{SOFF}	ソース オフ容量	$f = 1MHz$	25°C		6		pF
C_{SON} C_{DON}	オン容量	$f = 1MHz$	25°C		20		pF

 (1) V_S が 1V の場合、 V_D は 0.8V、または V_S が 0.8V の場合、 V_D は 1V です。

代表的特性

 $T_A = 25^\circ\text{C}$ 、 $V_{DD} = 5V$ (特に記述のない限り)

代表的特性

$T_A = 25^\circ\text{C}$ 、 $V_{DD} = 5\text{V}$ (特に記述のない限り)




図 5-1. オン抵抗とソースまたはドレイン電圧との関係




図 5-2. オン抵抗と温度との関係




図 5-3. オン抵抗と温度との関係




図 5-4. オン抵抗とソースまたはドレイン電圧との関係




図 5-5. オンリーケージとソースまたはドレイン電圧との関係




図 5-6. オンリーケージとソースまたはドレイン電圧との関係

代表的特性

$T_A = 25^\circ\text{C}$ 、 $V_{DD} = 5\text{V}$ (特に記述のない限り)




図 5-7. リーク電流と温度との関係




図 5-8. リーク電流と温度との関係




図 5-9. 電源電流と温度との関係




図 5-10. 電源電流とロジック電圧との関係




図 5-11. 電荷注入とドレイン電圧との関係




図 5-12. 電荷注入とドレイン電圧との関係

代表的特性

$T_A = 25^\circ\text{C}$ 、 $V_{DD} = 5\text{V}$ (特に記述のない限り)




図 5-13. 出力 $T_{\text{TRANSITION}}$ と電源電圧との関係




図 5-14. Xtalk およびオフ絶縁と周波数との関係




図 5-15. オン応答と周波数との関係

6 パラメータ測定情報

6.1 オン抵抗

デバイスのオン抵抗は、デバイスのソースピン (Sx) とドレインピン (Dx) の間の抵抗値 (Ω) です。オン抵抗は、入力電圧と電源電圧によって変化します。オン抵抗は、記号 R_{ON} を使用して示されます。 R_{ON} の測定時に使用する構成を 図 6-1 示します。この構成を使用して電圧 (V) と電流 (I_{SD}) を測定し、 R_{ON} は $R_{ON} = V / I_{SD}$ で計算します。




図 6-1. オン抵抗測定時の構成

6.2 オフ リーク電流

ソースおよびドレイン オフ リーク電流は、スイッチがオフ状態にあるとき、ソースピンまたはドレインピンに流入または流出するリーク電流と定義されます。この電流は、記号 $I_{S(OFF)}$ および $I_{D(OFF)}$ で示します。図 6-2 に、オフ リーク電流の測定に使用する構成を示します。




図 6-2. オフ リーク測定時の構成

6.3 オン リーク電流

ソース側オンリーク電流は、スイッチがオン状態にあるとき、ソースピンに流入する、または流出するリーク電流と定義されます。この電流は、記号 $I_{S(ON)}$ を使用して示されます。ドレイン側オンリーク電流は、スイッチがオン状態にあるとき、ドレインピンに流入する、または流出するリーク電流と定義されます。この電流は、記号 $I_{D(ON)}$ を使用して示されます。測定中、ソースピンまたはドレインピンはフローティング状態を維持します。図 6-3 に、オンリーク電流 ($I_{S(ON)}$ または $I_{D(ON)}$) の測定時に使用される回路構成を示します。




図 6-3. オン リーク測定時の構成

6.4 遷移時間

遷移時間は、制御信号がロジック スレッショルドを上回った、または下回った後に、デバイスの出力が 10% 上昇または降下するまでに要する時間として定義されます。デバイスのタイミングは、10% の遷移時間の測定値を使用します。システムレベルのタイミングは、負荷抵抗と負荷容量から追加される時定数を考慮できます。図 6-4 に、遷移時間 (記号 $t_{TRANSITION}$) の測定に使用する構成を示します。




図 6-4. 遷移時間測定時の構成

6.5 ブレイク ビフォー メイク

ブレイク ビフォー メイク遅延は、デバイスのスイッチング時に 2 つの入力が接続されることを防止する安全機能です。出力は、次のオン状態スイッチと接続する前に、まずオン状態スイッチから切断されます。このブレイク (切断) とメイク (接続) の間の時間遅延を、ブレイク ビフォー メイク遅延と呼んでいます。図 6-5 に、ブレイク ビフォー メイク遅延 (記号 $t_{\text{OPEN(BBM)}}$) の測定に使用する構成を示します。




図 6-5. ブレイク ビフォー メイク遅延測定時の構成

6.6 チャージ インジェクション

TMUX1136 は送信ゲートトポロジを採用しています。NMOS トランジスタと PMOS トランジスタの間で容量の不一致がある場合、ゲート信号の立ち下がりエッジまたは立ち上がりエッジにおいて、ドレインまたはソースに電荷が注入されます。デバイスのソースまたはドレインに注入される電荷の量を電荷注入と呼び、 Q_C という記号で表します。図 6-6 に、ドレイン (Dx) から ソース (Sx) に向けた電荷注入の測定に使用する設定を示します。




図 6-6. 電荷注入測定時の設定

6.7 オフ絶縁

オフ絶縁は、オフチャンネルのソース ピン (Sx) に信号が印加された場合に、そのデバイスのドレイン ピン (D) に現れる信号の比率として定義されます。図 6-7 に、オフ絶縁の測定を行う際の設定と、オフ絶縁の計算に使用する式を示します。




図 6-7. オフ絶縁測定時の設定

$$\text{Off Isolation} = 20 \times \text{Log} \left(\frac{V_{OUT}}{V_S} \right) \quad (1)$$

6.8 クロストーク

クロストークは、オンチャンネルのソース ピン (Sx) に信号が印加された場合に、他のチャンネルのドレイン ピン (D) に現れる信号の比率として定義されます。図 6-8 に、クロストークの測定を行う際の設定と、クロストークの計算に使用する式を示します。




図 6-8. クロストーク測定時の設定

$$\text{Channel-to-Channel Crosstalk} = 20 \times \text{Log} \left(\frac{V_{OUT}}{V_S} \right) \quad (2)$$

6.9 帯域幅

帯域幅は、入力をオンチャネルのソースピン (Sx) に印加したときに、デバイスのドレインピン (D) で測定される出力の減衰量が、3dB 未満である周波数の範囲として定義されます。図 6-9 に、帯域幅を測定する際の設定を示します。




図 6-9. 帯域幅測定時の設定

7 詳細説明

7.1 機能ブロック図

TMUX1136 は 2:1 (SPDT)、2 チャンネル アナログ スイッチで、2 つのチャンネルを独立に制御します。各チャンネルは単一の選択 (SELx) 制御ピンで制御され、ソース入力を切り替えることができます。




図 7-1. TMUX1136 機能ブロック図

7.2 機能説明

7.2.1 双方向動作

TMUX1136 は、ソース (Sx) からドレイン (Dx)、またはドレイン (Dx) からソース (Sx) への双方向で、良好な動作を提供します。このデバイスは両方向で非常に類似した特性を持ち、アナログ信号とデジタル信号の両方をサポートします。

7.2.2 レール ツー レールの動作

TMUX1136 の信号経路では、入出力電圧として GND から V_{DD} までの範囲が有効です。

7.2.3 1.8V ロジック互換入力

TMUX1136 は、ロジック制御入力の 1.8V ロジック互換制御を備えています (SELx)。ロジック入力スレッショルドは電源電圧に応じてスケールリングされますが、5.5V の電源電圧で動作している場合でも 1.8V のロジック制御を提供します。1.8V のロジックレベル入力により、低いロジック I/O レールを持つプロセッサから TMUX1136 と連結できるので、外部変換器は不要となり、スペースと BOM コストの両方を削減できます。図 5-10 に示すように、より高い電源電圧で 1.8V ロジックを使用すると、TMUX1136 の消費電流が増加します。1.8V ロジックの実装の詳細については、『1.8V ロジックのマルチプレクサとスイッチを使用した設計の簡素化』を参照してください。

7.2.4 フェイルセーフ ロジック

TMUX1136 は、制御入力ピン (SELx) でフェイルセーフ ロジックをサポートしているため、電源ピンの状態に関係なく、最大 5.5V での動作が可能です。この機能により、電源ピンよりも先に制御ピンに電圧が印加されるため、デバイスへの損傷の可能性が避けられます。フェイルセーフ ロジックにより、ロジック制御ピンの電源シーケンスが不要になり、システムの複雑さが最小限に抑えられます。たとえば、フェイルセーフ ロジック機能を使用すると、 $V_{DD} = 0V$ の間 TMUX1136 の選択ピンを 5.5V に上昇させることができます。また、この機能により TMUX1136 は $V_{DD} = 1.2V$ での動作が可能になり、選択ピンは最大 5.5V で他のデバイスのロジックレベルと接続できます。

7.2.5 超低リーク電流

TMUX1136 は、非常に小さいオンリークおよびオフリーク電流を実現します。TMUX1136 のリーク電流が極めて低いため、オフセット誤差を最小限に抑えながら、高いソースインピーダンス入力から高い入力インピーダンスのオペアンプに信号をスイッチングできます。図 7-2 に、TMUX1136 の代表的なリーク電流と温度との関係を示します。




図 7-2. リーク電流と温度との関係

7.2.6 超低電荷注入

TMUX1136 には 図 7-3 に示す送信ゲートトポロジがあります。NMOS および PMOS に関連する浮遊容量の不整合が発生すると、スイッチを開閉するたびに出力レベルが変化します。




図 7-3. 伝送ゲート トポロジ

TMUX1136 には特別な電荷注入キャンセル回路があり、[図 7-4](#) に示すように $V_D = 1V$ においてドレイン - ソース間の電荷注入を $-6pC$ に低減できます。




図 7-4. 電荷注入とドレイン電圧との関係

7.3 デバイスの機能モード

TMUX1136 の選択 (SELx) ピンは、デバイスのドレイン ピンにどのソースが接続されるかを制御します。信号経路が選択されていない場合、そのソースピンは高インピーダンスモード (HI-Z) になります。制御ピンの電圧は最大 5.5V です。

7.3.1 真理値表

表 7-1. TMUX1136 真理値表

制御ロジック (SELx)	ドレイン (Dx) ピンに接続するために、選択されたソース (SxA または SxB)
0	S1B から D1 S2B から D2
1	S1A から D1 S2A から D2

8 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

TMUX11xx ファミリーは、超低入出力リーク電流と低電荷注入を提供します。これらのデバイスは最大 5.5V で動作し、アナログ信号とデジタル信号両方の真のレール ツー レール入出力を実現します。TMUX1136 はオン静電容量が小さいため、時間ドメインの入力を多重化するときにセトリング タイムを短縮できます。これらの特長から、TMUX11xx デバイスは低電圧アプリケーション向けの高精度、高性能スイッチおよびマルチプレクサ ファミリーになっています。

8.2 代表的なアプリケーション

図 8-1 に、TMUX1136 を使用したトランスインピーダンス アンプ (TIA) の各種帰還ネットワークをスイッチングする回路の例を示します。この用途では、低リーク電流とスイッチのオン抵抗のトレードオフを最適化するために、2 チャネル SPDT スイッチを使用します。




図 8-1. トランスインピーダンス アンプの帰還スイッチング

8.2.1 設計要件

この設計例では、表 8-1 に記載されているパラメータを使用します。

表 8-1. 設計パラメータ

パラメータ	値
電源電圧 (V_{DD})	5V
入力 / 出力信号範囲	1nA~10μA
制御入力のロジック スレッシュホールド	1.8V 互換

8.2.2 詳細な設計手順

TMUX1136 の動作には、電源デカップリング コンデンサを除き、一切の外部コンポーネントが不要です。スイッチをパススルーする全ての入力は、信号範囲や連続電流を含め、TMUX1136 の推奨動作条件内に収まっている必要があります。電源電圧が 5V のこの設計の場合、信号範囲は 0V から 5V で、最大連続電流は 30mA です。

フォトダイオードは一般に、吸収する光の量に応じて数百 pA から数十 μ A の範囲の電流を出力します。出力電圧をスケールリングしてシステムのダイナミックレンジを最大化するために、差動フィードバック ネットワークをトランスインピーダンスアンプに切り替えることができます。代表的な帰還抵抗は数十 ~ 数百 k Ω の範囲であり、スイッチのオン抵抗がシステムの精度に及ぼす影響は最小限です。ただし、一部のアプリケーションでは、光にばく露されることでフォトダイオード電流が大きくなり、100 Ω 程度の小さな帰還抵抗が必要になる場合があります。アナログ スイッチとマルチプレクサには一般にオン抵抗とリーク電流の間のトレードオフがあり、どちらもシステム全体の誤差につながります。オン抵抗の影響を排除し、低リーク電流に最適化されたデバイスを選択するようにマルチチャンネル アナログ スイッチを構成する方法を、[図 8-1](#) に示します。このアーキテクチャの欠点は、2 番目のチャンネルが帰還ループの外側にあるため、TIA 段の出力インピーダンスがマルチプレクサのオン抵抗になることです。TMUX1136 のオン抵抗は通常 2 Ω と非常に低いため、これは一般に許容されるトレードオフです。

TMUX1136 の標準オン リーク電流は 10pA 未満であり、フルスケール 10 μ A 信号の 1% 以内の精度を達成できます。TMUX1136 はオンおよびオフ容量が小さいため、アンプの出力の総容量が最小化され、システムの安定性が向上します。容量が小さいと、システムのオーバーシュートとリングングが減少し、位相マージンが 45° 以上ない場合、アンプ回路が不安定になる可能性があります。位相マージンとオーバーシュート比率の計算の詳細については、「[低 \$C_{ON}\$ マルチプレクサでの安定性の問題の改善](#)」を参照してください。

8.2.3 アプリケーション曲線

TMUX1136 はリーク電流が非常に低くオン抵抗も低いため、歪みを最小限に抑えて信号をスイッチングできます。[図 8-2](#) に、TMUX1136 のリーク電流が入力電圧によってどのように変化するかを示します。




図 8-2. オン リーク電流とソースまたはドレイン電圧との関係

8.3 電源に関する推奨事項

TMUX1136 は、1.08V～5.5V の広範囲な電源電圧で動作します。絶対最大定格を超えないようにしてください。記載されている定格を超えるストレスはデバイスに永続的な損傷を与える可能性があります。

電源のバイパスによって、ノイズ マージンが向上し、 V_{DD} から他の部品へのスイッチング ノイズの伝搬を防止します。最適な性能を実現するには、良好な電源デカップリングが重要です。電源のノイズ耐性を向上させるため、 V_{DD} からグランドに対し、0.1 μ F～10 μ F の範囲の電源デカップリング コンデンサを使用してください。バイパス コンデンサは、デバイスの電源ピンのできるだけ近くに配置し、低インピーダンスで接続します。テキサス・インスツルメンツでは、電源デカップリング用として、ESR (等価直列抵抗) および ESL (インダクタンス) が低い特性を持つ、積層セラミック チップ コンデンサ (MLCC) の使用を推奨しています。非常に敏感なシステムや、過酷なノイズ環境のシステムでは、コンデンサとデバイスのピン間の接続にビアの使用を避けることで、ノイズ耐性を改善できる場合があります。並列に複数のビアを使用すると、全体的なインダクタンスが低減でき、さらにグランド プレーンへの接続も改善されます。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

PCB パターンが 90° の角度でコーナーを曲がると、反射が発生する可能性があります。反射は主に、パターンの幅の変化が原因で発生します。曲がりの頂点では、パターン幅が幅の 1.414 倍に増加します。これにより、伝送ラインの特性のアップセットが向上します。特に、パターンの分散静電容量と自己インダクタンスが増加し、反射が発生します。すべての PCB トレースが直線的であるとは限らないため、一部のパターンはコーナーを曲がる必要があります。図 8-3 に、コーナーを丸める斬新で優れた方法を示します。最後の例 (BEST) のみが一定のパターン幅を維持し、反射を最小限に抑えます。




図 8-3. パターン例

高速信号は、ビア数とコーナー数を最小にして配線し、信号の反射とインピーダンスの変化を低減します。ビアを使用する必要がある場合は、周囲の空間距離を大きく確保することで、そこでの静電容量を最小化します。各ビアは、信号の伝送ラインにおいて連続性を損ない、また、ボードの他の層からの干渉を拾う可能性を高くしています。高周波信号向けのテスト ポイントを設計する際、スルーホール ピンの使用は推奨されません。

図 8-4 に、TMUX1136 での PCB レイアウト例を示します。主な検討事項は次のとおりです。

- V_{DD} ピンは、可能な限りそのピンの近くで $0.1\mu\text{F}$ のコンデンサによるデカップリングを行います。電源電圧 V_{DD} に対してコンデンサの電圧定格が十分であることを確認します。
- 入力への配線は可能な限り短くします。
- 平面状のグランドプレーンを使用し、電磁干渉 (EMI) ノイズのピックアップを低減します。
- デジタルパターンと並行して敏感なアナログパターンを配線しないでください。可能な限り、デジタルパターンとアナログパターンの交差は避け、どうしても必要な場合には、必ず直角に交差させてください。

8.4.2 レイアウト例




図 8-4. TMUX1136 レイアウト例

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[MSP430™を使用する超音波ガス メータのフロントエンドのリファレンス デザイン](#)』
- テキサス・インスツルメンツ、『[真の差動、4 x 2 MUX、アナログ フロント エンド、同時サンプリング ADC 回路](#)』
- テキサス・インスツルメンツ、『[低 CON マルチプレクサにおける安定性の問題の改善](#)』
- テキサス・インスツルメンツ、『[1.8V ロジックのマルチプレクサおよびスイッチにおける設計の単純化](#)』
- テキサス・インスツルメンツ、『[電源オフ保護を備えた信号スイッチで電源シーケンスを不要に](#)』
- テキサス・インスツルメンツ、『[高電圧アナログ マルチプレクサのシステムレベル保護](#)』
- テキサス・インスツルメンツ、『[QFN/SON の PCB 実装](#)』
- テキサス・インスツルメンツ、『[クワッド フラットパック リード端子なしロジック パッケージ](#)』

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

[テキサス・インスツルメンツ E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

[テキサス・インスツルメンツ用語集](#)

この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision A (July 2019) to Revision B (February 2024)

Page

- | | |
|-------------------------------|---|
| • Is または Id (連続電流) の値を更新..... | 4 |
| • 推奨動作条件表に Ipeak の値を追加 | 4 |

Changes from Revision * (June 2019) to Revision A (July 2019)

Page

- 「製品情報」表で DQA パッケージから「製品プレビュー」の注記を削除 1
- 「ピン構成および機能」セクションの DQA パッケージから製品プレビューの注を削除。 3

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用している場合は、画面左側のナビゲーションをご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
TMUX1136DGSR	ACTIVE	VSSOP	DGS	10	2500	RoHS & Green	NIPDAUAG SN	Level-1-260C-UNLIM	-40 to 125	1136	Samples
TMUX1136DQAR	ACTIVE	USON	DQA	10	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	136	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TMUX1136DGSR	VSSOP	DGS	10	2500	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
TMUX1136DQAR	USON	DQA	10	3000	180.0	9.5	1.18	2.68	0.72	4.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TMUX1136DGSR	VSSOP	DGS	10	2500	366.0	364.0	50.0
TMUX1136DQAR	USON	DQA	10	3000	189.0	185.0	36.0

DGS0010A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4221984/A 05/2015

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187, variation BA.

EXAMPLE BOARD LAYOUT

DGS0010A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
NOT TO SCALE

4221984/A 05/2015

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DGS0010A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:10X

4221984/A 05/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


DQA 10

USON - 0.55 mm max height

1 x 2.5, 0.5 mm pitch


PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4230320/A


DQA0010A



PACKAGE OUTLINE

USON - 0.55 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4220328/A 12/2015

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


DQA0010A

USON - 0.55 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:30X



SOLDER MASK DETAILS

4220328/A 12/2015

NOTES: (continued)

3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

重要なお知らせと免責事項

TI は、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated