

## SN74LVC132A クワッド 2 入力 NAND ゲート、 シュミットトリガ入力搭載

### 1 特長

- 1.1V～3.6V の動作範囲
- 5.5V 耐圧入力ピン
- 標準ピン配置をサポート
- JESD 17 準拠で  
250mA 超のラッチアップ性能
- JESD 22 を上回る ESD 保護
  - 2000V、人体モデル (A114-A)
  - 1000V、デバイス帯電モデル (C101)

### 2 アプリケーション

- [パワー グッド信号の結合](#)
- [デジタル信号のイネーブル](#)


### 3 概要

SN74LVC132A デバイスはクワッド正論理 NAND ゲートで、シュミットトリガ入力により、ノイズ耐性が向上し、低速な入力信号遷移がサポートされます。各ゲートはブール関数  $Y = A \times B$  または  $Y = \overline{A + B}$  を正論理で実行します。

#### パッケージ情報

部品番号	パッケージ <sup>(1)</sup>	パッケージサイズ <sup>(2)</sup>	本体サイズ (公称) <sup>(3)</sup>
SN74LVC132A	BQA (WQFN, 14)	3mm × 2.5mm	3mm × 2.5mm
	D (SOIC, 14)	8.65mm × 6mm	8.65mm × 3.9mm
	PW (TSSOP, 14)	5mm × 6.4mm	5mm × 4.4mm

- (1) 詳細については、[セクション 11](#) を参照してください。
- (2) パッケージサイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます
- (3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。



概略回路図



## 目次

1 特長.....	1	7.3 機能説明.....	10
2 アプリケーション.....	1	7.4 デバイスの機能モード.....	11
3 概要.....	1	8 アプリケーションと実装.....	12
4 ピン構成および機能.....	3	8.1 アプリケーション情報.....	12
5 仕様.....	4	8.2 代表的なアプリケーション.....	12
5.1 絶対最大定格.....	4	8.3 電源に関する推奨事項.....	14
5.2 ESD 定格.....	4	8.4 レイアウト.....	14
5.3 推奨動作条件.....	4	9 デバイスおよびドキュメントのサポート.....	15
5.4 熱に関する情報.....	5	9.1 ドキュメントのサポート.....	15
5.5 電気的特性.....	5	9.2 ドキュメントの更新通知を受け取る方法.....	15
5.6 スイッチング特性.....	6	9.3 サポート・リソース.....	15
5.7 ノイズ特性.....	6	9.4 商標.....	15
5.8 代表的特性.....	7	9.5 静電気放電に関する注意事項.....	15
6 パラメータ測定情報.....	9	9.6 用語集.....	15
7 詳細説明.....	10	10 改訂履歴.....	15
7.1 概要.....	10	11 メカニカル、パッケージ、および注文情報.....	15
7.2 機能ブロック図.....	10		

## 4 ピン構成および機能




図 4-1. BQA パッケージ、14 ピン WQFN (上面図)




図 4-2. D または PW パッケージ、14 ピン TSSOP (上面図)

表 4-1. ピンの機能

ピン		種類 (1)	説明
名称	番号		
1A	1	I	チャンネル 1、入力 A
1B	2	I	チャンネル 1、入力 B
1Y	3	O	チャンネル 1、出力 Y
2A	4	I	チャンネル 2、入力 A
2B	5	I	チャンネル 2、入力 B
2Y	6	O	チャンネル 2、出力 Y
GND	7	—	グラウンド
3Y	8	O	チャンネル 3、出力 Y
3A	9	I	チャンネル 3、入力 A
3B	10	I	チャンネル 3、入力 B
4Y	11	O	チャンネル 4、出力 Y
4A	12	I	チャンネル 4、入力 A
4B	13	I	チャンネル 4、入力 B
V <sub>CC</sub>	14	—	正の電源
熱に関する情報 (2)		—	サーマルパッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。

- (1) I = 入力、O = 出力  
(2) BQA パッケージのみ。

## 5 仕様

### 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) <sup>(1)</sup>

		最小値	最大値	単位
V <sub>CC</sub>	電源電圧範囲	-0.5	6.5	V
V <sub>I</sub>	入力電圧範囲 <sup>(2)</sup>	-0.5	6.5	V
V <sub>O</sub>	出力電圧範囲 <sup>(2)</sup>	-0.5	V <sub>CC</sub> + 0.5	V
I <sub>IK</sub>	入力クランプ電流	V <sub>I</sub> < 0V		-50 mA
I <sub>OK</sub>	出力クランプ電流	V <sub>O</sub> < 0V		-50 mA
I <sub>O</sub>	連続出力電流			±50 mA
I <sub>O</sub>	V <sub>CC</sub> または GND を通過する連続出力電流			±100 mA
T <sub>J</sub>	接合部温度	-65	150	°C
T <sub>stg</sub>	保存温度	-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内で、一時的に「推奨動作条件」の範囲を超えた動作をさせる場合、必ずしもデバイスが損傷を受けるものではありませんが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

### 5.2 ESD 定格

		値	単位
V <sub>(ESD)</sub>	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>	±2000
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 <sup>(2)</sup>	±1000

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

### 5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

仕様	概要	条件	最小値	最大値	単位
V <sub>CC</sub>	電源電圧		1.1	3.6	V
V <sub>I</sub>	入力電圧			5.5	V
V <sub>O</sub>	出力電圧	(High または Low 状態)		V <sub>CC</sub>	V
I <sub>OH</sub>	High レベル出力電流	V <sub>CC</sub> = 1.8 V		-4	mA
		V <sub>CC</sub> = 2.3 V		-8	
		V <sub>CC</sub> = 2.7 V		-12	
		V <sub>CC</sub> = 3 V		-24	
I <sub>OL</sub>	Low レベル出力電流	V <sub>CC</sub> = 1.8 V		4	mA
		V <sub>CC</sub> = 2.3 V		8	
		V <sub>CC</sub> = 2.7 V		12	
		V <sub>CC</sub> = 3 V		24	
Δt/Δv	入力遷移の立ち上がりまたは立ち下がりレート			10	ns/V
T <sub>A</sub>	自由空気での動作温度		-40	125	°C

## 5.4 熱に関する情報

熱評価基準 <sup>(1)</sup>		パッケージ オプション			単位
		PW (TSSOP)	D (SOIC)	BQA (WQFN)	
		14 ピン	14 ピン	14 ピン	
R <sub>θJA</sub>	接合部から周囲への熱抵抗	150.8	127.8	102.3	°C/W
R <sub>θJC(top)</sub>	接合部からケース (上面) への熱抵抗	78.3	81.9	96.8	°C/W
R <sub>θJB</sub>	接合部から基板への熱抵抗	93.8	84.4	70.9	°C/W
Ψ <sub>JT</sub>	接合部から上面への特性パラメータ	24.7	39.6	16.6	°C/W
Y <sub>JB</sub>	接合部から基板への特性パラメータ	93.2	83.9	70.9	°C/W
R <sub>θJC(bot)</sub>	接合部からケース (底面) への熱抵抗	-	-	50.1	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

## 5.5 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V <sub>CC</sub>	-40°C~125°C			単位
			最小値	標準値	最大値	
V <sub>T+</sub>	正方向入力スレッショルド電圧	1.1V	0.5		0.8	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	1.2V	0.53		0.9	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	1.5V	0.7		1.11	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	1.65V	0.4		1.3	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	1.95V	0.6		1.5	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	2.3V	0.8		1.7	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	2.5V	0.8		1.7	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	2.7V	0.8		2	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	3V	0.9		2	V
V <sub>T+</sub>	正方向入力スレッショルド電圧	3.6V	1.1		2	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	1.1V	0.2		0.6	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	1.2V	0.26		0.65	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	1.5V	0.34		0.75	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	1.65V	0.2		0.9	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	1.95V	0.3		1	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	2.3V	0.4		1.2	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	2.5V	0.4		1.2	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	2.7V	0.4		1.4	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	3V	0.6		1.5	V
V <sub>T-</sub>	負方向入力スレッショルド電圧	3.6V	0.8		1.7	V
ΔV <sub>T</sub>	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	1.1V	0.07		0.53	V
ΔV <sub>T</sub>	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	1.2V	0.08		0.54	V
ΔV <sub>T</sub>	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	1.5V	0.18		0.60	V
ΔV <sub>T</sub>	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	1.65V	0.1		1.2	V
ΔV <sub>T</sub>	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	1.95V	0.2		1.3	V
ΔV <sub>T</sub>	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	2.3V	0.3		1.3	V
ΔV <sub>T</sub>	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	2.5V	0.3		1.3	V
ΔV <sub>T</sub>	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	2.7V	0.3		1.1	V
ΔV <sub>T</sub>	ヒステリシス (V <sub>T+</sub> - V <sub>T-</sub> )	3V	0.3		1.2	V

## 5.5 電気的特性 (続き)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V <sub>CC</sub>	-40°C~125°C			単位
			最小値	標準値	最大値	
$\Delta V_T$	ヒステリシス ( $V_{T+} - V_{T-}$ )	3.6V	0.3		1.2	V
V <sub>OH</sub>	I <sub>OH</sub> = -100 $\mu$ A	1.1V~3.6V	V <sub>CC</sub> - 0.2			V
V <sub>OH</sub>	I <sub>OH</sub> = -100 $\mu$ A	1.2V~3.6V	V <sub>CC</sub> - 0.2			V
V <sub>OH</sub>	I <sub>OH</sub> = -4mA	1.65 V	1.2			V
V <sub>OH</sub>	I <sub>OH</sub> = -8mA	2.3 V	1.75			V
V <sub>OH</sub>	I <sub>OH</sub> = -12mA	2.7 V	2.2			V
V <sub>OH</sub>		3 V	2.4			V
V <sub>OH</sub>	I <sub>OH</sub> = -24mA	3 V	2.2			V
V <sub>OL</sub>	I <sub>OH</sub> = 100 $\mu$ A	1.1V~3.6V			0.15	V
V <sub>OL</sub>	I <sub>OH</sub> = 100 $\mu$ A	1.2 V~3.6V			0.2	V
V <sub>OL</sub>	I <sub>OH</sub> = 4mA	1.65 V			0.45	V
V <sub>OL</sub>	I <sub>OH</sub> = 8mA	2.3 V			0.7	V
V <sub>OL</sub>	I <sub>OH</sub> = 12mA	2.7 V			0.4	V
V <sub>OL</sub>	I <sub>OH</sub> = 24mA	3 V			0.55	V
I <sub>I</sub>	V <sub>I</sub> = V <sub>CC</sub> または GND	3.6V			$\pm 5$	$\mu$ A
I <sub>off</sub>	V <sub>I</sub> または V <sub>O</sub> = V <sub>CC</sub>	0 V			$\pm 10$	$\mu$ A
I <sub>CC</sub>	V <sub>I</sub> = V <sub>CC</sub> または GND、I <sub>O</sub> = 0	3.6 V			40	$\mu$ A
$\Delta I_{CC}$	1つの入力は V <sub>CC</sub> - 0.6V、その他の入力は V <sub>CC</sub> または GND	2.7V~3.6V			500	$\mu$ A
C <sub>I</sub>	V <sub>I</sub> = V <sub>CC</sub> または GND	3.3V			4.9	pF
C <sub>O</sub>	V <sub>O</sub> = V <sub>CC</sub> または GND	3.3V			6.3	pF
C <sub>PD</sub>	f = 10MHz	1.8V			31	pF
C <sub>PD</sub>	f = 10MHz	2.5V			31	pF
C <sub>PD</sub>	f = 10MHz	3.3V			32	pF

## 5.6 スイッチング特性

自由空気での動作温度範囲内、T<sub>A</sub> = 25°Cで測定した代表値 (特に記述のない限り)。「パラメータ測定情報」参照

パラメータ	始点 (入力)	終点 (出力)	負荷容量	V <sub>CC</sub>	-40°C~125°C			単位
					最小値	標準値	最大値	
t <sub>pd</sub>	A または B	Y	C <sub>L</sub> = 15pF	1.2V $\pm$ 0.1V		12	44	ns
t <sub>pd</sub>	A または B	Y	C <sub>L</sub> = 15pF	1.5V $\pm$ 0.12V		9	15	ns
t <sub>pd</sub>	A または B	Y	C <sub>L</sub> = 30pF	1.8V $\pm$ 0.15V			10.2	ns
t <sub>pd</sub>	A または B	Y	C <sub>L</sub> = 30pF	2.5V $\pm$ 0.2V			6.9	ns
t <sub>pd</sub>	A または B	Y	C <sub>L</sub> = 50pF	2.7 V			6.4	ns
t <sub>pd</sub>	A または B	Y	C <sub>L</sub> = 50pF	3.3V $\pm$ 0.3V			5.6	ns
t <sub>sk(o)</sub>				3.3V $\pm$ 0.3V			1.5	ns

## 5.7 ノイズ特性

V<sub>CC</sub> = 3.3 V、C<sub>L</sub> = 50pF、T<sub>A</sub> = 25°C

パラメータ	説明	最小値	標準値	最大値	単位
V <sub>OL(P)</sub>	低ノイズ出力、最大動的電圧 V <sub>OL</sub>			0.8	V

## 5.7 ノイズ特性 (続き)

VCC = 3.3 V、CL = 50pF、TA = 25°C

パラメータ	説明	最小値	標準値	最大値	単位
V <sub>OL</sub> (V)	低ノイズ出力、最小動的電圧 V <sub>OL</sub>	-0.8	-0.3		V
V <sub>OH</sub> (V)	低ノイズ出力、最小動的電圧 V <sub>OH</sub>	2.2	3.3		V
V <sub>IH</sub> (D)	High レベル動的入力電圧	2.0			V
V <sub>IL</sub> (D)	Low レベル動的入力電圧			0.8	V

## 5.8 代表的特性

T<sub>A</sub> = 25°C (特に記述のない限り)




図 5-1. 入力電圧に対する電源電流、1.8V および 2.5V 電源




図 5-2. High 状態における出力電圧と電流との関係、3.3V 電源




図 5-3. Low 状態における出力電圧と電流との関係、3.3V 電源




図 5-4. High 状態における出力電圧と電流との関係、2.5V 電源




図 5-5. Low 状態における出力電圧と電流との関係、2.5V 電源




図 5-6. High 状態における出力電圧と電流との関係、1.8V 電源

## 5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$  (特に記述のない限り)




図 5-7. Low 状態における出力電圧と電流との関係、1.8V 電源




## 6 パラメータ測定情報

以下の表に示す例では、波形間の位相関係を任意に選択しました。すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR  $\leq$  1MHz、 $Z_O = 50\Omega$ 、 $t_f \leq 2.5\text{ns}$ 。


出力は個別に測定され、測定するたびに入力が 1 回遷移します。

$V_{CC}$	$V_t$	$R_L$	$C_L$	$\Delta V$
1.2V $\pm$ 0.1V	$V_{CC}/2$	2k $\Omega$	15pF	0.1V
1.5V $\pm$ 0.12V	$V_{CC}/2$	2k $\Omega$	15pF	0.1V
1.8V $\pm$ 0.15V	$V_{CC}/2$	1k $\Omega$	30pF	0.15V
2.5V $\pm$ 0.2V	$V_{CC}/2$	500 $\Omega$	30pF	0.15V
2.7V	1.5V	500 $\Omega$	50pF	0.3V
3.3V $\pm$ 0.3V	1.5V	500 $\Omega$	50pF	0.3V




(1)  $C_L$  にはプローブとテスト装置の容量が含まれます。

図 6-1. プッシュプル出力のための負荷回路



(1)  $t_{PLH}$  と  $t_{PHL}$  の大きい方が  $t_{pd}$  に相当します。

図 6-2. 電圧波形、伝搬遅延



(1)  $t_r$  と  $t_f$  の大きい方が  $t_t$  に相当します。

図 6-3. 電圧波形、入力および出力の遷移時間

## 7 詳細説明

### 7.1 概要

このデバイスには、シュミットトリガ入力採用の 4 つの独立した 2 入力 NAND ゲートが内蔵されています。各ゲートは、ブール関数  $Y = A \times B$  または  $Y = \overline{A + B}$  を正論理で実行します。

### 7.2 機能ブロック図




図 7-1. 各ゲートの論理図 (正論理)

### 7.3 機能説明

#### 7.3.1 平衡化された CMOS プッシュプル出力

バランスのとれた出力により、このデバイスは同程度の電流をシンクおよびソースすることができます。このデバイスの駆動能力により、軽負荷に高速エッジが生成されるため、リングングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

SN74LVC132A は、データシートの仕様をすべて満たしながら、高インピーダンス CMOS 入力に接続されたスイッチング特性に示す最大負荷以下の合計容量の負荷を駆動できます。これより大きな容量性負荷を印加することもできますが、示されている負荷の値を超えることは推奨しません。より大きな容量性負荷が必要な場合は、絶対最大定格に記載されている値に出力電流を制限するため、出力とコンデンサの間に直列抵抗を追加することを推奨します。

#### 7.3.2 CMOS シュミット トリガ入力

標準 CMOS 入力は高インピーダンスであり、通常は「電気的特性」に示されている入力容量と並列の入力からグラウンドへの抵抗としてモデル化されます。ワーストケースの抵抗は「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 ( $R = V \div I$ ) を使用して計算します。

シュミットトリガ入力アーキテクチャのヒステリシスは、「電気的特性」の  $\Delta V_T$  で定義されるため、このデバイスは低速またはノイズの多い入力に対する耐性が非常に優れています。入力は標準 CMOS 入力よりもはるかに低速で駆動できますが、未使用の入力を適切に終端することをお勧めします。入力を低速で駆動すると、デバイスの動的な電流消費も増加します。シュミットトリガ入力の詳細については、『シュミットトリガについて』を参照してください。

#### 7.3.3 クランプダイオード構造

図 7-2 は、このデバイスの入力と出力には負のクランプダイオードのみがあることを示しています。

#### 注意

絶対最大定格の表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。




図 7-2. 各入力と出力に対するクランプ ダイオードの電氣的配置

## 7.4 デバイスの機能モード

表 7-1. 機能表  
(各ゲート)

入力		出力 Y
A	B	
H	H	L
L	X	H
X	L	H

## 8 アプリケーションと実装

### 注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 アプリケーション情報

このアプリケーションでは、[図 8-1](#) に示すように、2 つの 2 入力 NAND ゲートを使用してアクティブ Low の SR ラッチを作成します。2 つの追加ゲートは、ロジック機能のために個別に使用する 2 番目の SR ラッチに使用できます。または、入力を接地して両方のチャンネルを未使用のままにすることもできます。

SN74LVC132A は、改ざんインジケータ LED を駆動し、1 ビットのデータをシステム コントローラに提供するために使用されます。タンパスイッチが Low を出力すると、出力 Q は High になります。この出力は、システム コントローラがこのイベントに対処するまで HIGH に維持され、コントローラが R 入力に LOW 信号を送信すると、Q 出力が LOW に戻ります。

### 8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーションのブロック図

#### 8.2.1 設計要件

##### 8.2.1.1 電源に関する考慮事項

目的の電源電圧が「[推奨動作条件](#)」で規定されている範囲内であることを確認します。「[電気的特性](#)」に記載されているように、電源電圧はデバイスの電気的特性を設定します。

電源は、SN74LVC132A のすべての出力によってソースされる総電流と「[電気的特性](#)」に記載された消費電流 ( $I_{CC}$ ) の最大値との合計に等しい電流をソースできる必要があります。ロジック デバイスは、それぞれ電源ピンとグランド ピンで供給される電流と同じ量の電流のみをソースまたはシンクできます。「[絶対最大定格](#)」に記載されている GND または  $V_{CC}$  を流れる最大合計電流を超えないようにしてください。

総消費電力は、『[CMOS の消費電力と  \$C\_{pd}\$  の計算](#)』に記載されている情報を使用して計算できます。

温度上昇は、『[標準リニアおよびロジック \(SLL\) パッケージおよびデバイスの熱特性](#)』に記載されている情報を使用して計算できます。

### 注意

「絶対最大定格」に記載された最大接合部温度  $T_J(\max)$  は、本デバイスの損傷を防止するための追加の制限値です。「絶対最大定格」に記載されたすべての制限値を必ず満たすようにしてください。これらの制限値は、デバイスへの損傷を防ぐために規定されています。

#### 8.2.1.2 入力に関する考慮事項

入力信号は、ロジック Low と見なされるには  $V_t(\min)$ 、ロジック High と見なされるには  $V_{t+}(\max)$  をそれぞれ交差する (下回らないしは超える) 必要があります。「絶対最大定格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用の入力は、 $V_{CC}$  またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用の入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が High の場合にはプルアップ抵抗、デフォルト状態が Low の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SN74LVC132A へのリーク電流 (「電気的特性」で規定)、および必要な入力遷移レートによって抵抗のサイズが制限されます。こうした要因により 10k $\Omega$  の抵抗値がしばしば使用されます。

SN74LVC132A にはシュミットトリガ入力があるため、入力信号遷移レートの要件はありません。

シュミットトリガ入力を採用するもう 1 つの利点は、ノイズを除去できることです。振幅の大きなノイズの場合でも、問題が発生することがあります。問題を発生させる可能性があるノイズの大きさについては、「電気的特性」の  $\Delta V_T(\min)$  を参照してください。このヒステリシス値により、ピークツーピーク制限が得られます。

標準的な CMOS 入力の場合とは異なり、シュミットトリガ入力は、消費電力を大幅に増加させることなく、任意の有効な値に保持できます。 $V_{CC}$  でもグランドでもない値に入力を保持した場合に発生する追加の電流 (代表値) を「代表的特性」のグラフに示します。

このデバイスの入力に関する詳細情報については、「機能説明」セクションを参照してください。

#### 8.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 High 電圧を生成します。出力から電流を引き出すと、「電気的特性」の  $V_{OH}$  仕様で規定されたように出力電圧が低下します。同様に、グランド電圧を使用して、出力 Low 電圧を生成します。出力に電流をシンクすると、「電気的特性」の  $V_{OL}$  仕様で規定されたように出力電圧が上昇します。

未使用の出力はフローティングのままにできます。出力を  $V_{CC}$  またはグランドに直接接続しないようにしてください。

このデバイスの出力に関する詳細情報については、「機能説明」セクションを参照してください。

### 8.2.2 詳細な設計手順

1.  $V_{CC}$  と GND の間にデカップリング コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ  $V_{CC}$  ピンと GND ピンの両方に電氣的に近づけて配置する必要があります。レイアウト例を [図 8-3](#) に示します。
2. 出力の容量性負荷は、必ず 70pF 以下になるようにします。これは厳密な制限ではありませんが、性能が最適化されます。これは、SN74LVC132A から受信デバイスへのパターンを短い適切なサイズにすることで実現できます。
3. 出力の抵抗性負荷を ( $V_{CC}/I_O(\max)$ ) $\Omega$  より大きくします。これは、「絶対最大定格」の最大出力電流に違反することにはなりません。ほとんどの CMOS 入力は、M $\Omega$  単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
4. 熱の問題がロジックゲートで懸念されることはほとんどありませんが、消費電力と熱の上昇はアプリケーションレポート『[CMOS の消費電力と Cpd の計算](#)』の手順を使用して計算できます。

### 8.2.3 アプリケーション曲線




図 8-2. アプリケーション タイミング図

### 8.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電力障害を防止するため、各  $V_{CC}$  端子にバイパス コンデンサを配置する必要があります。このデバイスには  $0.1\mu\text{F}$  のコンデンサを推奨します。複数のバイパス コンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 $0.1\mu\text{F}$  と  $1\mu\text{F}$  のコンデンサは並列に使用されます。図 8-3 に示すように、バイパス コンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

### 8.4 レイアウト

#### 8.4.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジック デバイスを使用する場合、入力をフローティングのままにはしてはいけません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用する場合)。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタル ロジック デバイスの未使用入力はすべて、入力電圧の仕様が定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入りに適用する必要があるロジック レベルは、デバイスの機能によって異なります。一般に入力は、GND または  $V_{CC}$  のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

#### 8.4.2 レイアウト例




図 8-3. SN74LVC132A のレイアウト例

## 9 デバイスおよびドキュメントのサポート

### 9.1 ドキュメントのサポート

#### 9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[ロジック入門](#)』アプリケーション レポート
- テキサス・インスツルメンツ、『[低速またはフローティング CMOS 入力の影響](#)』アプリケーション ノート

### 9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 9.3 サポート・リソース

[テキサス・インスツルメンツ E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

## 10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
2024 年 5 月	*	初版

## 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスについて利用可能な最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。



## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024, Texas Instruments Incorporated



**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
SN74LVC132ABQAR	ACTIVE	WQFN	BQA	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LV132A	<a href="#">Samples</a>
SN74LVC132ADR	ACTIVE	SOIC	D	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVC132A	<a href="#">Samples</a>
SN74LVC132APWR	ACTIVE	TSSOP	PW	14	3000	RoHS & Green	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 125	LVC132A	<a href="#">Samples</a>

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBsolete:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:**The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


**OTHER QUALIFIED VERSIONS OF SN74LVC132A :**

- Automotive : [SN74LVC132A-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LVC132ABQAR	WQFN	BQA	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q1
SN74LVC132ADR	SOIC	D	14	3000	330.0	12.4	3.75	3.75	1.15	8.0	12.0	Q1
SN74LVC132ADR	SOIC	D	14	3000	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74LVC132APWR	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74LVC132APWR	TSSOP	PW	14	3000	330.0	12.4	6.85	5.45	1.6	8.0	12.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LVC132ABQAR	WQFN	BQA	14	3000	210.0	185.0	35.0
SN74LVC132ADR	SOIC	D	14	3000	340.5	336.1	32.0
SN74LVC132ADR	SOIC	D	14	3000	353.0	353.0	32.0
SN74LVC132APWR	TSSOP	PW	14	3000	356.0	356.0	35.0
SN74LVC132APWR	TSSOP	PW	14	3000	366.0	364.0	50.0

D0014A



# PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

# EXAMPLE BOARD LAYOUT

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW


**BQA 14**

**WQFN - 0.8 mm max height**

2.5 x 3, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4227145/A





4224636/A 11/2018

**NOTES:**

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT

BQA0014A

WQFN - 0.8 mm max height

PLASTIC QUAD FLAT PACK-NO LEAD



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 20X



4224636/A 11/2018

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/sluea271](http://www.ti.com/lit/sluea271)).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

BQA0014A

WQFN - 0.8 mm max height

PLASTIC QUAD FLAT PACK-NO LEAD



SOLDER PASTE EXAMPLE  
 BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD  
 88% PRINTED COVERAGE BY AREA  
 SCALE: 20X

4224636/A 11/2018

NOTES: (continued)

- 6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PW0014A



**PACKAGE OUTLINE**  
**TSSOP - 1.2 mm max height**

SMALL OUTLINE PACKAGE



4220202/B 12/2023

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス・デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated