


SN74AXC1T45-Q1 構成可能な電圧変換およびトライステート出力搭載の車載認定済み シングルビット、デュアル電源バス トランシーバ

1 特長

- 車載アプリケーション向けに AEC-Q100 認定済み
- 完全に構成可能なデュアルレール設計により、各ポートは 0.65V~3.6V の範囲の電源電圧で動作可能
- 動作温度: -40°C~+125°C
- グリッチの発生しない電源シーケンシング
- 最大静止電流 ($I_{CCA} + I_{CCB}$): 10 μ A (最高 85°C) および 16 μ A (最高 125°C)
- 1.8V から 3.3V への変換時に最高 500Mbps をサポート
- V_{CC} 絶縁機能
 - どちらかの V_{CC} 入力が 100mV を下回ると、すべての I/O 出力がディセーブルになり、高インピーダンス状態に移行
- I_{off} により部分的パワーダウン モードでの動作をサポート
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 を上回る ESD 保護:
 - 人体モデルで 8000V
 - 荷電デバイス モデルで 1000V

2 アプリケーション

- ADAS フュージョン
- [ADAS フロントカメラ](#)
- HEV バッテリ管理システム
- [インフォテインメント用ヘッド ユニット](#)



機能ブロック図

3 概要

SN74AXC1T45-Q1 は、個別に構成可能な 2 つの電源レールを使用した、AEC-Q100 認定済みシングルビット非反転バス トランシーバです。 V_{CCA} 電源と V_{CCB} 電源の両方が最低 0.65V で動作します。A ポートは V_{CCA} (0.65V~3.6V の任意の電源電圧を入力できます) に追従するように設計されています。同様に B ポートは V_{CCB} (0.65V~3.6V の任意の電源電圧を入力できます) に追従するように設計されています。さらに、SN74AXC1T45-Q1 は単一電源システムにも対応しています。

信号伝搬の方向は DIR ピンを使用して制御します。DIR ピンを HIGH に設定するとポート A からポート B への変換になり、DIR ピンを LOW に設定するとポート B からポート A への変換になります。DIR ピンは V_{CCA} を基準とすることから、そのロジック HIGH とロジック LOW のスレッシュホールドは V_{CCA} に追従します。

このデバイスは、 I_{off} 電流を使用する部分的パワーダウンアプリケーション用に完全に動作が規定されています。 I_{off} 保護回路により、電源切断時に入力、出力、複合 I/O を指定の電圧にバイアスするように設計されており、それらとの間に過剰な電流が流れることはありません。

V_{CC} 絶縁機能により、 V_{CCA} と V_{CCB} のどちらかが 100mV を下回ると、両方の出力がディセーブルになるように設計されており、両方の I/O ポートが高インピーダンス状態に移行します。

グリッチの発生しない電源シーケンシングにより、堅牢な電源シーケンシング性能が得られると同時に、どちらの電源レールも任意の順序で電源オン/オフできます。

パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ(2)
SN74AXC1T45-Q1	DCK (SC70, 6)	2mm × 2.1mm
	DRY (SON, 6)	1.45mm × 1mm

- (1) 詳細については、[セクション 11](#) を参照してください。
- (2) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。



目次

1 特長.....	1	7.3 機能説明.....	13
2 アプリケーション.....	1	7.4 デバイスの機能モード.....	14
3 概要.....	1	8 アプリケーションと実装.....	15
4 ピン構成および機能.....	2	8.1 アプリケーション情報.....	15
5 仕様.....	3	8.2 代表的なアプリケーション.....	15
5.1 絶対最大定格.....	3	8.3 電源に関する推奨事項.....	17
5.2 ESD 定格.....	3	8.4 レイアウト.....	17
5.3 推奨動作条件.....	4	9 デバイスおよびドキュメントのサポート.....	19
5.4 熱に関する情報.....	4	9.1 ドキュメントのサポート.....	19
5.5 電気的特性.....	6	9.2 ドキュメントの更新通知を受け取る方法.....	19
5.6 動作特性: $T_A = 25^\circ\text{C}$	7	9.3 サポート・リソース.....	19
5.7 代表的特性.....	8	9.4 商標.....	19
6 パラメータ測定情報.....	11	9.5 静電気放電に関する注意事項.....	19
6.1 負荷回路および電圧波形.....	11	9.6 用語集.....	19
7 詳細説明.....	13	10 改訂履歴.....	19
7.1 概要.....	13	11 メカニカル、パッケージ、および注文情報.....	20
7.2 機能ブロック図.....	13		

4 ピン構成および機能




図 4-1. DCK パッケージ、6 ピン SC70 (上面図)




図 4-2. DRY パッケージ、6 ピン SON トランスペアレント (上面図)

表 4-1. ピンの機能

ピン		タイプ ⁽¹⁾	説明
名称	番号		
V _{CCA}	1	—	A ポートの電源電圧。0.65V ≤ V _{CCA} ≤ 3.6V
GND	2	—	グラウンド
A	3	I/O	入力 / 出力 A。このピンは V _{CCA} を基準としています。
B	4	I/O	入力 / 出力 B。このピンは V _{CCB} を基準としています。
DIR	5	I	方向制御信号。機能に関しては、「デバイスの機能モード」セクションを参照してください。
V _{CCB}	6	—	B ポートの電源電圧。0.65V ≤ V _{CCB} ≤ 3.6V

(1) I = 入力、O = 出力

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

			最小値	最大値	単位
V _{CCA}	電源電圧 A		-0.5	4.2	V
V _{CCB}	電源電圧 B		-0.5	4.2	V
V _I	入力電圧 ⁽²⁾	I/O ポート (A ポート)	-0.5	4.2	V
		I/O ポート (B ポート)	-0.5	4.2	
		制御入力	-0.5	4.2	
V _O	高インピーダンスまたは電源オフ状態で出力に印加される電圧 ⁽²⁾	A ポート	-0.5	4.2	V
		B ポート	-0.5	4.2	
V _O	High または Low 状態で出力に印加される電圧 ^{(2) (3)}	A ポート	-0.5	V _{CCA} + 0.2	V
		B ポート	-0.5	V _{CCB} + 0.2	
I _{IK}	入力クランプ電流	V _I < 0	-50		mA
I _{OK}	出力クランプ電流	V _O < 0	-50		mA
I _O	連続出力電流		-50	50	mA
	V _{CC} または GND を通過する連続電流		-100	100	mA
T _J	接合部温度			150	°C
T _{STG}	保管温度		-65	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについての話で、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 入力電流と出力電流の定格を順守しても、入力電圧と出力の負電圧の定格を超えることがあります。
- (3) 出力電流の定格を順守しても、出力の正電圧の定格を最大 4.2V 超過することがあります。

5.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、AEC Q100-002 に準拠 ⁽¹⁾	±8000	V
		荷電デバイス モデル (CDM)、AEC Q100-011 準拠	±1000	

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施することを示しています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)^{(1) (2) (3)}

			最小値	最大値	単位
V _{CCA}	電源電圧 A		0.65	3.6	V
V _{CCB}	電源電圧 B		0.65	3.6	V
V _{IH}	High レベル入力電圧	データ入力	V _{CCI} = 0.65V~0.75V	V _{CCI} × 0.70	V
			V _{CCI} = 0.76V~1 V	V _{CCI} × 0.70	
			V _{CCI} = 1.1 V~1.95V	V _{CCI} × 0.65	
			V _{CCI} = 2.3V~2.7V	1.6	
			V _{CCI} = 3V~3.6V	2	
		制御入力 (DIR) (V _{CCA} を基準とする)	V _{CCA} = 0.65V~0.75V	V _{CCA} × 0.70	
			V _{CCA} = 0.76V~1 V	V _{CCA} × 0.70	
			V _{CCA} = 1.1 V~1.95V	V _{CCA} × 0.65	
			V _{CCA} = 2.3V~2.7V	1.6	
			V _{CCA} = 3V~3.6V	2	
V _{IL}	Low レベル入力電圧	データ入力	V _{CCI} = 0.65V ~ 0.75V	V _{CCI} × 0.30	V
			V _{CCI} = 0.76V ~ 1 V	V _{CCI} × 0.30	
			V _{CCI} = 1.1 V ~ 1.95V	V _{CCI} × 0.35	
			V _{CCI} = 2.3V ~ 2.7V	0.7	
			V _{CCI} = 3V ~ 3.6V	0.8	
		制御入力 (DIR) (V _{CCA} を基準とする)	V _{CCA} = 0.65V~0.75V	V _{CCA} × 0.30	
			V _{CCA} = 0.76V~1 V	V _{CCA} × 0.30	
			V _{CCA} = 1.1 V~1.95V	V _{CCA} × 0.35	
			V _{CCA} = 2.3V~2.7V	0.7	
			V _{CCA} = 3V~3.6V	0.8	
V _I	入力電圧 ⁽³⁾		0	3.6	V
V _O	出力電圧	アクティブ状態	0	V _{CCO}	V
		トライステート	0	3.6	V
Δt/Δv	入力遷移レート			100	ns/V
T _A	自由空気での動作温度		-40	125	°C

(1) V_{CCI} は入力ポートに関連付けられた VCC です。

(2) V_{CCO} は出力ポートに関連付けられた VCC です。

(3) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、VCC または GND に固定する必要があります。テキサス・インスツルメンツのアプリケーションレポート『[低速またはフローティング CMOS 入力の影響](#)』を参照してください。

5.4 熱に関する情報

熱評価基準 ⁽¹⁾	SN74AXC1T45-Q1		単位	
	DCK (SC70)	DRY (SON)		
	6 ピン	6 ピン		
R _{θJA}	接合部から周囲への熱抵抗	235.3	305.2	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	160.5	202.2	°C/W
R _{θJB}	接合部から基板への熱抵抗	76.9	181.1	°C/W
ψ _{JT}	接合部から上面への特性パラメータ	59.7	41.9	°C/W

熱評価基準 ⁽¹⁾		SN74AXC1T45-Q1		単位
		DCK (SC70)	DRY (SON)	
		6 ピン	6 ピン	
Ψ_{JB}	接合部から基板への特性パラメータ	77.1	180.0	°C/W

- (1) 従来および最新の熱測定基準の詳細については、アプリケーションレポート「半導体および IC パッケージの熱評価基準」、[SPRA953](#) を参照してください。

5.5 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り) (1) (2)


パラメータ	テスト条件	V_{CCA}	V_{CCB}	自由気流での動作温度 (T_A)			単位		
				-40°C~85°C		-40°C~125°C			
				最小値	代表値 ⁽³⁾	最大値		最小値	代表値
V_{OH}	High レベル出力電圧	$V_1 = V_{IH}$	$I_{OH} = -100\mu A$	0.7V~3.6V	0.7V~3.6V	$V_{CCO} - 0.1$	$V_{CCO} - 0.1$	V	
			$I_{OH} = -50\mu A$	0.65V	0.65V	0.55	0.55		
			$I_{OH} = -200\mu A$	0.76V	0.76V	0.58	0.58		
			$I_{OH} = -500\mu A$	0.85V	0.85V	0.65	0.65		
			$I_{OH} = -3mA$	1.1V	1.1V	0.85	0.85		
			$I_{OH} = -6mA$	1.4V	1.4V	1.05	1.05		
			$I_{OH} = -8mA$	1.65V	1.65V	1.2	1.2		
			$I_{OH} = -9mA$	2.3V	2.3V	1.75	1.75		
			$I_{OH} = -12mA$	3V	3V	2.3	2.3		
V_{OL}	Low レベル出力電圧	$V_1 = V_{IL}$	$I_{OL} = 100\mu A$	0.7V~3.6V	0.7V~3.6V		0.1	0.1	V
			$I_{OL} = 50\mu A$	0.65V	0.65V		0.1	0.1	
			$I_{OL} = 200\mu A$	0.76V	0.76V		0.18	0.18	
			$I_{OL} = 500\mu A$	0.85V	0.85V		0.2	0.2	
			$I_{OL} = 3mA$	1.1V	1.1V		0.25	0.25	
			$I_{OL} = 6mA$	1.4V	1.4V		0.35	0.35	
			$I_{OL} = 8mA$	1.65V	1.65V		0.45	0.45	
			$I_{OL} = 9mA$	2.3V	2.3V		0.55	0.55	
			$I_{OL} = 12mA$	3V	3V		0.7	0.7	
I_i	入力リーク電流	制御入力 (DIR): $V_1 = V_{CCA}$ または GND	0.65V~3.6V	0.65V~3.6V	-1	1	-1.5	1.5	μA
		A または B ポート: $V_i = V_{CCI}$ または GND	0.65V~3.6V	0.65V~3.6V	-4	4	-8	8	
I_{off}	部分的なパワーダウン電流	A または B ポート: V_i または $V_o = 0V \sim 3.6V$	0V	0V~3.6V	-5	5	-7.5	7.5	μA
			0V~3.6V	0V	-5	5	-7.5	7.5	
I_{CCA}	V_{CCA} の電源電流	$V_1 = V_{CCI}$ または GND	$I_o = 0$	0.65V~3.6V	0.65V~3.6V		8	12	μA
				0V	3.6V	-2		-8	
				3.6V	0V		2	8	
I_{CCB}	V_{CCB} の電源電流	$V_1 = V_{CCI}$ または GND	$I_o = 0$	0.65V~3.6V	0.65V~3.6V		8	12	μA
				0V	3.6V		2	8	
				3.6V	0V	-2		-8	
$I_{CCA} + I_{CCB}$	複合電源電流	$V_1 = V_{CCI}$ または GND	$I_o = 0$	0.65V~3.6V	0.65V~3.6V		10	16	μA
C_i	制御入力容量	$V_1 = 3.3V$ または GND	3.3V	3.3V		4.4		4.4	pF
C_{iO}	データ I/O 容量、A ポート	$V_o = 1.65V$ DC +1MHz -16 dBm 正弦波	3.3V	0V		5		5	pF
C_{iO}	データ I/O 容量、B ポート	$V_o = 1.65V$ DC +1MHz -16 dBm 正弦波	0V	3.3V		5		5	pF

- (1) V_{CCI} は入力ポートに関連付けられた VCC です。
(2) V_{CCO} は出力ポートに関連付けられた VCC です。
(3) 標準的なデータはすべて 25°C で取得されています。

5.6 動作特性 : $T_A = 25^\circ\text{C}$


パラメータ		テスト条件	V_{CCA}	V_{CCB}	最小値	代表値	最大値	単位
C_{pdA}	トランシーバあたりの電力散逸容量 (A から B)	$C_L = 0, R_L = \text{Open } f = 1\text{MHz}, t_r = t_f = 1\text{ns}$	0.7V	0.7V		1.3		pF
			0.8V	0.8V		1.3		
			0.9V	0.9V		1.3		
			1.2V	1.2V		1.3		
			1.5V	1.5V		1.3		
			1.8V	1.8V		1.4		
			2.5V	2.5V		1.7		
			3.3V	3.3V		2.1		
	トランシーバあたりの電力散逸容量 (B から A)	$C_L = 0, R_L = \text{Open } f = 1\text{MHz}, t_r = t_f = 1\text{ns}$	0.7V	0.7V		9.2		pF
			0.8V	0.8V		9.4		
			0.9V	0.9V		9.4		
			1.2V	1.2V		9.8		
			1.5V	1.5V		10.1		
			1.8V	1.8V		11.0		
2.5V			2.5V		14.4			
3.3V			3.3V		18.6			
C_{pdB}	トランシーバあたりの電力散逸容量 (A から B)	$C_L = 0, R_L = \text{Open } f = 1\text{MHz}, t_r = t_f = 1\text{ns}$	0.7V	0.7V		9.2		pF
			0.8V	0.8V		9.3		
			0.9V	0.9V		9.4		
			1.2V	1.2V		9.7		
			1.5V	1.5V		10.1		
			1.8V	1.8V		11.0		
			2.5V	2.5V		14.4		
			3.3V	3.3V		18.3		
	トランシーバあたりの電力散逸容量 (B から A)	$C_L = 0, R_L = \text{Open } f = 1\text{MHz}, t_r = t_f = 1\text{ns}$	0.7V	0.7V		1.3		pF
			0.8V	0.8V		1.3		
			0.9V	0.9V		1.3		
			1.2V	1.2V		1.3		
			1.5V	1.5V		1.3		
			1.8V	1.8V		1.4		
2.5V			2.5V		1.7			
3.3V			3.3V		2.1			

5.7 代表的特性




$T_A = 25^\circ\text{C}$ $V_{CCA} = 0.7\text{V}$

図 5-1. Low から High への標準的な伝搬遅延 (A から B) と負荷容量との関係




$T_A = 25^\circ\text{C}$ $V_{CCA} = 0.8\text{V}$

図 5-2. Low から High への標準的な伝搬遅延 (A から B) と負荷容量との関係




$T_A = 25^\circ\text{C}$ $V_{CCA} = 0.9\text{V}$

図 5-3. Low から High への標準的な伝搬遅延 (A から B) と負荷容量との関係




$T_A = 25^\circ\text{C}$ $V_{CCA} = 1.2\text{V}$

図 5-4. Low から High への標準的な伝搬遅延 (A から B) と負荷容量との関係



$T_A = 25^\circ\text{C}$ $V_{CCA} = 1.5\text{V}$


図 5-5. Low から High への標準的な伝搬遅延 (A から B) と負荷容量との関係



$T_A = 25^\circ\text{C}$ $V_{CCA} = 1.8\text{V}$


図 5-6. 「Low」から「High」への標準的な伝搬遅延 (A から B) と負荷容量との関係

5.7 代表的特性 (続き)




$T_A = 25^\circ\text{C}$ $V_{CCA} = 3.3\text{V}$

図 5-7. 「Low」から「High」への標準的な伝搬遅延 (A から B) と負荷容量との関係




$T_A = 25^\circ\text{C}$ $V_{CCA} = 2.5\text{V}$

図 5-8. 「Low」から「High」への標準的な伝搬遅延 (A から B) と負荷容量との関係




$T_A = 25^\circ\text{C}$ $V_{CCA} = 0.7\text{V}$

図 5-9. Low から High への標準的な伝搬遅延 (B から A) と負荷容量との関係




$T_A = 25^\circ\text{C}$ $V_{CCA} = 0.8\text{V}$

図 5-10. Low から High への標準的な伝搬遅延 (B から A) と負荷容量との関係



$T_A = 25^\circ\text{C}$ $V_{CCA} = 0.9\text{V}$


図 5-11. Low から High への標準的な伝搬遅延 (B から A) と負荷容量との関係



$T_A = 25^\circ\text{C}$ $V_{CCA} = 1.2\text{V}$


図 5-12. Low から High への標準的な伝搬遅延 (B から A) と負荷容量との関係

5.7 代表的特性 (続き)




T_A = 25°C V_{CCA} = 1.5V

図 5-13. Low から High への標準的な伝搬遅延 (B から A) と負荷容量との関係




T_A = 25°C V_{CCA} = 1.8V

図 5-14. Low から High への標準的な伝搬遅延 (B から A) と負荷容量との関係



T_A = 25°C V_{CCA} = 2.5V

図 5-15. Low から High への標準的な伝搬遅延 (B から A) と負荷容量との関係



T_A = 25°C V_{CCA} = 3.3V


図 5-16. Low から High への標準的な伝搬遅延 (B から A) と負荷容量との関係

6 パラメータ測定情報

6.1 負荷回路および電圧波形

特に記述のない限り、すべての入力パルスは、以下の特性を持つジェネレータで生成されます。

- $f = 1\text{MHz}$
- $Z_O = 50\Omega$
- $dv/dt \leq 1\text{ns/V}$



A. C_L にはプローブと治具の容量が含まれます。

図 6-1. 負荷回路

表 6-1. 負荷回路の条件

パラメータ	V_{CCO}	R_L	C_L	S_1	V_{TP}
$\Delta t/\Delta v$ 入力遷移の立ち上がりまたは立ち下がりがレート	0.65V~3.6V	1M Ω	15pF	Open	N/A
t_{pd} 伝搬 (遅延) 時間	1.1 V~3.6V	2k Ω	15pF	Open	N/A
	0.65V~0.95V	20k Ω	15pF	Open	N/A
t_{en}, t_{dis} イネーブル時間、ディセーブル時間	3V~3.6V	2k Ω	15pF	$2 \times V_{CCO}$	0.3V
	1.65V~2.7V	2k Ω	15pF	$2 \times V_{CCO}$	0.15V
	1.1 V~1.6V	2k Ω	15pF	$2 \times V_{CCO}$	0.1V
t_{en}, t_{dis} イネーブル時間、ディセーブル時間	0.65V~0.95V	20k Ω	15pF	$2 \times V_{CCO}$	0.1V
	3V~3.6V	2k Ω	15pF	GND	0.3V
	1.65V~2.7V	2k Ω	15pF	GND	0.15V
	1.1 V~1.6V	2k Ω	15pF	GND	0.1V
0.65V~0.95V	20k Ω	15pF	GND	0.1V	





図 6-3. 入力遷移の立ち上がりまたは立ち下がりがレート

1. V_{CCI} は、入力ポートに関連付けられた電源ピンです。
2. V_{OH} と V_{OL} は、指定した R_L 、 C_L 、 S_1 で発生する標準出力電圧レベルです。



1. 説明用です。イネーブル時間は、データシートに記載されている計算で求めます。
2. 入力有効なロジック Low に駆動されたときの出力波形。
3. 入力有効なロジック High に駆動されたときの出力波形。
4. V_{CCI} は、入力ポートに関連付けられた電源ピンです。
5. V_{CCO} は、出力ポートに関連付けられた電源ピンです。
6. V_{OH} と V_{OL} は、指定した R_L、C_L、S₁ で発生する標準出力電圧レベルです。


図 6-4. ディセーブルおよびイネーブル時間

7 詳細説明

7.1 概要

SN74AXC1T45-Q1 は、AEC-Q100 認定済みのシングルビット、デュアル電源、非反転電圧レベル変換器です。機能ブロック図に示すように、ピン A と方向制御ピンは V_{CCA} のロジックレベルを基準とし、ピン B は V_{CCB} のロジックレベルを基準とします。A ポートは 0.65V~3.6V の範囲の I/O 電圧を受け入れ、B ポートは 0.65V~3.6V の範囲の I/O 電圧を受け入れるのが可能です。DIR ピンがロジック High になると A から B へのデータ転送がイネーブルになり、DIR ピンがロジック Low になると B から A へのデータ転送がイネーブルになります。

7.2 機能ブロック図



7.3 機能説明

7.3.1 標準 CMOS 入力

標準 CMOS 入力は高インピーダンスであり、通常は「電気的特性」に示されている入力容量と並列の抵抗としてモデル化されます。ワーストケースの抵抗は「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 ($R = V \div I$) を使用して計算します。

過剰な消費電流と発振を避けるため、入りに印加する信号は、「推奨動作条件」の $\Delta t/\Delta V$ で定義される高速なエッジレートを持つ必要があります。低速またはノイズの多い入力信号が必要な場合は、シュミットトリガ入力を備えたデバイスを使用して、標準 CMOS 入力の前に入力信号をコンディショニングする必要があります。

7.3.2 バランスのとれた高駆動能力の CMOS プッシュプル出力

バランスのとれた出力により、このデバイスは同程度の電流をシンクおよびソースすることができます。このデバイスは高駆動能力を備えており、軽負荷に高速エッジが生成されるため、リングングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

7.3.3 部分的パワーダウン (I_{off})

デバイスがパワーダウンすると、このデバイスの入力と出力は高インピーダンス状態に入り、デバイスへの電流の逆流が抑止されます。デバイス上の任意の入力や出力との間の最大リーク電流は、「電気的特性」の I_{off} で規定されます。

7.3.4 V_{CC} 絶縁機能

どちらかの電源が <100mV の場合、このデバイスの入力と出力は高インピーダンス状態に移行します。

7.3.5 過電圧許容入力

このデバイスへの入力信号は、「推奨動作条件」に記載されている最大入力電圧値を下回っている限り、電源電圧以上で駆動できます。

7.3.6 負のクランプ ダイオード

このデバイスの入力と出力には、図 7-1 に示すように負のクランプ ダイオードがあります。

注意

絶対最大定格 表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力の負電圧と出力電圧の定格を超えることがあります。




図 7-1. 各入力と出力に対するクランプ ダイオードの電気的配置

7.3.7 フル構成可能なデュアル レール設計

V_{CCA} ピンと V_{CCB} ピンはどちらも 0.65V~3.6V の任意の電圧で供給できるため、このデバイスは任意の電圧ノード間 (0.7V、0.8V、0.9V、1.2V、1.8V、2.5V、3.3V) での変換に適しています。

7.3.8 スタティック プルダウン抵抗内蔵の I/O

I/O のフローティング入力を防止するため、このデバイスのすべてのデータ I/O には標準で 288k Ω の弱いプルダウンが内蔵されています。この機能のおかげで、出力の不安定化も消費電流の増加も心配することなく、すべての入力をフローティングのままにできます。この機能は、すべてのチャンネルを使うとは限らないアプリケーション、またはすべてのチャンネルを Low に固定する必要があるアプリケーションの外付け部品数を減らすことにも役立ちます。外付けのプルアップが必要な場合、内蔵の 288k Ω のプルダウンとの競合を避けるため、30k Ω 以上にはしないでください。

7.3.9 高速変換をサポート

SN74AXC1T45-Q1 デバイスは、高データ レートのアプリケーションをサポートできます。信号を 1.8V から 3.3V に変換する場合、変換された信号のデータ レートは最大 500Mbps になります。

7.4 デバイスの機能モード

表 7-1 に、DIR 入力のデバイス機能を示します。

表 7-1. 機能表

入力 ⁽¹⁾ DIR	動作
L	B データを A バスへ
H	A データを B バスへ

(1) データ I/O の入力回路は常にアクティブです。

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

SN74AXC1T45-Q1 デバイスは、異なるインターフェイス電圧で動作するデバイスやシステム間を接続するためのレベル変換アプリケーションで使用できます。このデバイスで信号を 1.8V から 3.3V に変換する場合、最大データ レートは 500Mbps となります。

8.1.1 イネーブル時間

以下の式を使用して、SN74AXC1T45-Q1 のイネーブル時間を計算します。

$$t_{pZH} (\text{DIR から A}) = t_{pLZ} (\text{DIR から B}) + t_{pLH} (\text{B から A}) \quad (1)$$

$$t_{pZL} (\text{DIR から A}) = t_{pHZ} (\text{DIR から B}) + t_{pHL} (\text{B から A}) \quad (2)$$

$$t_{pZH} (\text{DIR から B}) = t_{pLZ} (\text{DIR から A}) + t_{pLH} (\text{A から B}) \quad (3)$$

$$t_{pZL} (\text{DIR から B}) = t_{pHZ} (\text{DIR から A}) + t_{pHL} (\text{A から B}) \quad (4)$$

双方向アプリケーションでは、これらのイネーブル時間によって、出力が想定されるまでに DIR ビットが切り替わる時間からの最大遅延時間が得られます。たとえば、SN74AXC1T45-Q1 が最初に A から B に送信しており、その後に DIR ビットが切り替わる場合、デバイスの B ポートはそれが入力として指定される前にディセーブルにする必要があります。B ポートがディセーブルになると、このポートに印加されていた入力信号は、指定の伝搬遅延を経過した後に対応する A ポートで確認できるようになります。

8.2 代表的なアプリケーション

8.2.1 割り込み要求アプリケーション

図 8-1 に、システム コントローラが CPU に割り込み要求 (IRQ) のフラグを立てるアプリケーションで使用されている SN74AXC1T45-Q1 の例を示します。システム コントローラは、IRQ ラインの方向を決定して、CPU への割り込みフラグを立てるか、または CPU がライン上のデータを駆動できるようにします。このアプリケーションでは、コントローラは 3.3V で動作し、CPU は 0.65V という低電圧動作できます。

SN74AXC1T45-Q1 を使用すると、これらのデバイスが適切な電圧レベルで通信を行うことができます。SN74AXC1T45-Q1 には出力イネーブル (\overline{OE}) ピンがないため、システム設計者は方向変更時に CPU とコントローラの間でバス競合が発生しないように注意する必要があります。




図 8-1. 割り込み要求アプリケーション

8.2.1.1 設計要件

この設計例では、表 8-1 に記載されているパラメータを使用します。

表 8-1. 設計パラメータ

設計パラメータ	例の値
入力電圧範囲	0.65V ~ 3.6V
出力電圧範囲	0.65V ~ 3.6V

8.2.1.2 詳細な設計手順

設計プロセスを開始するには、以下を決定する必要があります。

- 入力電圧範囲
 - SN74AXC1T45-Q1 デバイスを駆動しているデバイスの電源電圧を使用して、入力電圧範囲を決定します。有効なロジック High では、値が入力ポートの High レベル入力電圧 (V_{IH}) を超えている必要があります。有効なロジック Low では、値が入力ポートの Low レベル入力電圧 (V_{IL}) 未満である必要があります。
- 出力電圧範囲
 - SN74AXC1T45-Q1 デバイスが駆動しているデバイスの電源電圧を使用して、出力電圧範囲を決定します。

8.2.1.3 アプリケーション曲線




図 8-2. 2.5MHz での昇圧変換 (0.7V から 3.3V)

8.2.2 UART (Universal Asynchronous Receiver-Transmitter) インターフェイス アプリケーション

図 8-3 に、2 ビット UART インターフェイス アプリケーションで使用する SN74AXC1T45-Q1 を示します。1 個の SN74AXC1T45-Q1 デバイスを使用して電圧をレベルシフトして、プロセッサから GPS モジュールへの TX を駆動し、もう 1 個の SN74AXC1T45-Q1 デバイスを使用して GPS モジュールからプロセッサへの TX データラインを駆動します。




図 8-3. UART インターフェイス アプリケーション

8.2.2.1 設計要件

セクション 8.2.1.1 を参照してください。

8.2.2.2 詳細な設計手順

セクション 8.2.1.2 を参照してください。

8.3 電源に関する推奨事項

GND ピンには最初に必ずグランド リファレンス電圧を印加してください。このデバイスは、グリッチの発生しない電源シーケンシング用に設計されており、ランプの順序やランプレートなどの電源シーケンシング要件はありません。

このデバイスはさまざまな電源シーケンシング手法を考慮して設計されており、ダウンストリーム デバイスの意図しないトリガ防止に役立ちます。AXC ファミリー レベル変換器の電源オン時グリッチ性能の詳細については、『AXC ファミリー デバイスの電源シーケンス』アプリケーション レポートを参照してください。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

デバイスの信頼性を確保するため、一般的なプリント基板レイアウトのガイドラインに従うことを推奨します。

- 電源ピンにバイパス コンデンサを使用し、デバイスのできる限り近くに配置します。
- 過度の負荷を避けるため、配線長を短くする必要があります。

8.4.2 レイアウト例





図 8-4. PCB のレイアウト例

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『汎用 EVM を使用した SN74AXC1T45DRL の評価』アプリケーション レポート
- テキサス・インスツルメンツ、『低速またはフローティング CMOS 入力の影響』アプリケーション レポート
- テキサス・インスツルメンツ、『AXC デバイス ファミリの電源シーケンス』アプリケーション レポート

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision C (January 2020) to Revision D (January 2024)	Page
• 「スタティック プルダウン抵抗内蔵の I/O」セクションを追加.....	14

Changes from Revision B (September 2019) to Revision C (January 2020)	Page
• DRY パッケージ付きデバイスのステータスが「アクティブ」に.....	2
• デバイスの性能の更新を反映して I _{CCA} 、I _{CCB} 、I _{CCA} + I _{CCB} を更新。.....	6

Changes from Revision A (July 2019) to Revision B (September 2019)
Page

- DCK パッケージ付きデバイスのステータスが「アクティブ」に.....2
-

Changes from Revision * (February 2019) to Revision A (July 2019)
Page

- 「製品情報」表に DRY パッケージを追加..... 1
 - ピン構成に DRY パッケージを追加.....2
 - 表 [セクション 5.4](#) に DRY パッケージを追加.....4
-

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。このデータシートのブラウザ ベース版については、左側のナビゲーションを参照してください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
SN74AXC1T45QDCKRQ1	ACTIVE	SC70	DCK	6	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1E1	Samples
SN74AXC1T45QDRYRQ1	ACTIVE	SON	DRY	6	5000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	G2	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74AXC1T45-Q1 :

- Catalog : [SN74AXC1T45](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AXC1T45QDCKRQ1	SC70	DCK	6	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
SN74AXC1T45QDRYRQ1	SON	DRY	6	5000	180.0	9.5	1.2	1.65	0.7	4.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AXC1T45QDCKRQ1	SC70	DCK	6	3000	190.0	190.0	30.0
SN74AXC1T45QDRYRQ1	SON	DRY	6	5000	189.0	185.0	36.0


DCK0006A



PACKAGE OUTLINE


SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Body dimensions do not include mold flash or protrusion. Mold flash and protrusion shall not exceed 0.15 per side.
4. Falls within JEDEC MO-203 variation AB.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X



SOLDER MASK DETAILS

4214835/C 08/2024

NOTES: (continued)

- 5. Publication IPC-7351 may have alternate designs.
- 6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X

4214835/C 08/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

DRY 6

USON - 0.6 mm max height


PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4207181/G


DRY0006B



PACKAGE OUTLINE

USON - 0.55 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4222207/B 02/2016

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


DRY0006B

USON - 0.55 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
1:1 RATIO WITH PKG SOLDER PADS
SCALE:40X



SOLDER MASK DETAILS

4222207/B 02/2016

NOTES: (continued)


3. For more information, see QFN/SON PCB application report in literature No. SLUA271 (www.ti.com/lit/sluea271).

EXAMPLE STENCIL DESIGN

DRY0006B

USON - 0.55 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.075 - 0.1 mm THICK STENCIL
SCALE:40X

4222207/B 02/2016

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated