

# OPAx991-Q1 車載 40V レール ツー レール入出力、 低オフセット電圧、低ノイズ オペアンプ

## 1 特長

- 車載アプリケーション向けに AEC-Q100 認証済み
  - 温度グレード 1: -40°C ~ +125°C, T<sub>A</sub>
  - デバイス HBM ESD 分類レベル 2A
  - デバイス CDM ESD 分類レベル C6
- 低いオフセット電圧: ±125μV
- 低いオフセット電圧ドリフト: ±0.3μV/°C
- 低ノイズ: 1kHz で 10.8nV/√Hz
- 大きい同相除去: 130dB
- 低いバイアス電流: ±10pA
- レール ツー レール入出力
- 広い帯域幅: 4.5MHz GBW
- 高いスルーレート: 21V/μs
- 高い容量性負荷駆動能力: 1nF
- 多重化対応 / コンパレータ入力
  - 電源レールまでの差動入力でアンプが動作
  - アンプを開ループで、またはコンパレータとして使用可能
- 低い静止電流: アンプ 1 個あたり 560μA
- 広い電源範囲: ±1.35V ~ ±20V, 2.7V ~ 40V
- 堅牢な EMIRR 性能

## 2 アプリケーション

- AEC-Q100 グレード 1 機器に対して最適化
- インフォテインメントとクラスタ
- パッシブ型安全運転支援システム
- ボディ・エレクトロニクス / 照明
- HEV/EV のインバータおよびモータ制御
- オンボード・チャージャ (OBC) とワイヤレス・チャージャ
- パワートレイン電流センサ
- 先進運転支援システム (ADAS)
- ハイサイド電流センサ

## 3 概要

OPAx991-Q1 ファミリー (OPA991-Q1、OPA2991-Q1、OPA4991-Q1) は、車載アプリケーション用の高電圧 (40V) 汎用オペアンプのファミリーです。これらのデバイスは、レール ツー レール入出力、低いオフセット (±125μV、標準値)、低いオフセットドリフト (±0.3μV/°C、標準値)、低ノイズ (10.8nV/√Hz、1.8μV<sub>pp</sub>)、4.5MHz の帯域幅など、非常に優れた DC 精度と AC 性能を備えています。


電源レールまでの差動および同相入力電圧範囲、大出力電流 (±75mA)、高いスルーレート (21V/μs)、高い容量性負荷駆動能力 (1nF) などの独自の機能を備えた OPAx991-Q1 は、高電圧車載アプリケーション用の堅牢な高性能オペアンプです。

OPAx991-Q1 ファミリーのオペアンプは標準のパッケージ (SOT-23、SC70、SOIC、VSSOP、TSSOP など) で供給され、-40°C ~ 125°C での動作が規定されています。

### パッケージ情報

部品番号	チャンネル数	パッケージ <sup>(1)</sup>	パッケージサイズ <sup>(2)</sup>
OPA991-Q1	シングル	DBV (SOT-23, 5)	2.9mm × 2.8mm
		DBV (SOT-23, 6)	2.9mm × 2.8mm
		DCK (SC70, 5)	2mm × 2.1mm
OPA2991-Q1	デュアル	DGK (VSSOP, 8)	3mm × 4.9mm
		PW (TSSOP, 8)	3mm × 6.4mm
		D (SOIC, 8)	4.9mm × 6mm
OPA4991-Q1	クワッド	DYY (SOT-23, 14)	4.2mm × 3.26mm
		PW (TSSOP, 14)	5mm × 6.4mm
		D (SOIC, 14)	8.65mm × 6mm

- 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
- パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



OPAx991-Q1 による高電圧信号チェーン



## 目次

1 特長.....	1	6.4 デバイスの機能モード.....	26
2 アプリケーション.....	1	7 アプリケーションと実装.....	28
3 概要.....	1	7.1 アプリケーション情報.....	28
4 ピン構成および機能.....	3	7.2 代表的なアプリケーション.....	28
5 仕様.....	6	7.3 電源に関する推奨事項.....	30
5.1 絶対最大定格.....	6	7.4 レイアウト.....	30
5.2 ESD 定格.....	6	8 デバイスおよびドキュメントのサポート.....	33
5.3 推奨動作条件.....	6	8.1 デバイスのサポート.....	33
5.4 シングル チャネルの熱に関する情報.....	7	8.2 ドキュメントのサポート.....	33
5.5 デュアル チャネルの熱に関する情報.....	7	8.3 ドキュメントの更新通知を受け取る方法.....	33
5.6 クワッド チャネルの熱に関する情報.....	7	8.4 サポート・リソース.....	33
5.7 電気的特性.....	8	8.5 商標.....	33
5.8 代表的特性.....	10	8.6 静電気放電に関する注意事項.....	34
6 詳細説明.....	17	8.7 用語集.....	34
6.1 概要.....	17	9 改訂履歴.....	34
6.2 機能ブロック図.....	17	10 メカニカル、パッケージ、および注文情報.....	35
6.3 機能説明.....	18		

## 4 ピン構成および機能




図 4-1. OPA991-Q1 DBV パッケージ、  
5 ピン SOT-23  
(上面図)




図 4-2. OPA991-Q1 DCK パッケージ、  
5 ピン SC70  
(上面図)

表 4-1. ピンの機能 : OPA991-Q1

名称	ピン		種類 (1)	説明
	DBV	DCK		
IN+	3	1	I	非反転入力
IN-	4	3	I	反転入力
OUT	1	4	O	出力
V+	5	5	—	正 (最高) 電源
V-	2	2	—	負 (最低) 電源

(1) I = 入力、O = 出力





図 4-3. OPA991S-Q1 DBV パッケージ、  
6 ピン SOT-23  
(上面図)

表 4-2. ピンの機能 : OPA991S-Q1

名称	番号	種類 1	説明
IN+	3	I	非反転入力
IN-	4	I	反転入力
OUT	1	O	出力
SHDN	5	I	シャットダウン: Low = アンプがイネーブル、High = アンプがディセーブル。詳細については、「シャットダウン」セクションを参照してください。
V+	6	—	正 (最高) 電源
V-	2	—	負 (最低) 電源

1. I = 入力、O = 出力




**図 4-4. OPA2991-Q1 D、PW、DGK パッケージ、  
8 ピン SOIC、TSSOP、VSSOP  
(上面図)**

**表 4-3. ピンの機能 : OPA2991-Q1**

ピン		種類 (1)	説明
名称	番号		
IN1+	3	I	非反転入力、チャンネル 1
IN2+	5	I	非反転入力、チャンネル 2
IN1-	2	I	反転入力、チャンネル 1
IN2-	6	I	反転入力、チャンネル 2
OUT1	1	O	出力、チャンネル 1
OUT2	7	O	出力、チャンネル 2
V+	8	—	正 (最高) 電源
V-	4	—	負 (最低) 電源

(1) I = 入力、O = 出力



**図 4-5. OPA4991-Q1 D、DYY、PW パッケージ、  
 14 ピン SOIC、SOT-23、TSSOP  
 (上面図)**

**表 4-4. ピンの機能 : OPA4991-Q1**

ピン		種類 (1)	説明
名称	番号		
IN1+	3	I	非反転入力、チャンネル 1
IN1-	2	I	反転入力、チャンネル 1
IN2+	5	I	非反転入力、チャンネル 2
IN2-	6	I	反転入力、チャンネル 2
IN3+	10	I	非反転入力、チャンネル 3
IN3-	9	I	反転入力、チャンネル 3
IN4+	12	I	非反転入力、チャンネル 4
IN4-	13	I	反転入力、チャンネル 4
OUT1	1	O	出力、チャンネル 1
OUT2	7	O	出力、チャンネル 2
OUT3	8	O	出力、チャンネル 3
OUT4	14	O	出力、チャンネル 4
V+	4	—	正 (最高) 電源
V-	11	—	負 (最低) 電源

(1) I = 入力、O = 出力

## 5 仕様

### 5.1 絶対最大定格

動作時周囲温度範囲内 (特に記述のない限り) <sup>(1)</sup>

		最小値	最大値	単位
電源電圧、 $V_S = (V+) - (V-)$		0	42	V
信号入力ピン	同相電圧 <sup>(3)</sup>	$(V-) - 0.5$	$(V+) + 0.5$	V
	差動電圧 <sup>(3)</sup>		$V_S + 0.2$	V
	電流 <sup>(3)</sup>	-10	10	mA
出力短絡 <sup>(2)</sup>		連続		
動作時周囲温度、 $T_A$		-55	150	°C
接合部温度、 $T_J$			150	°C
保管温度、 $T_{stg}$		-65	150	°C

- 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用方法、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。
- グランドへの短絡、パッケージあたり 1 台のアンプ。本デバイスは、過剰な出力電流による電氣的損傷を抑えるように設計されていますが、特に電源電圧が高い場合に短絡電流が増加すると過熱が発生し、最終的には熱破壊を引き起こす可能性があります。詳細については、「[過熱保護動作](#)」セクションを参照してください。
- 入力ピンは、電源レールに対してダイオードクランプされています。入力信号のスイングが 0.5V より大きく電源レールを超える可能性がある場合は、電流を 10mA 以下に制限する必要があります。

### 5.2 ESD 定格

		値	単位
$V_{(ESD)}$ 静電気放電	人体モデル (HBM)、AEC Q100-002 に準拠 <sup>(1)</sup>	OPA991SQDBVRQ1 のみ ±1000	V
		その他のデバイス ±2000	
	荷電デバイス モデル (CDM)、AEC Q100-011 準拠	±1000	

- AEC Q100-002 は、ANSI/ESDA/JEDEC JS-001 仕様に従って HBM ストレス試験を実施することを示しています。

### 5.3 推奨動作条件

動作時周辺温度範囲内 (特に記述のない限り)

		最小値	最大値	単位
$V_S$	電源電圧、 $(V+) - (V-)$	2.7	40	V
$V_I$	入力電圧範囲	$(V-) - 0.1$	$(V+) + 0.1$	V
$V_{IH}$	シャットダウンピンでの High レベル入力電圧 (アンプがディセーブル)	$(V-) + 1.1$	$(V-) + 20^{(1)}$	V
$V_{IL}$	シャットダウンピンでの Low レベル入力電圧 (アンプがイネーブル)	$(V-)$	$(V-) + 0.2$	V
$T_A$	規定周囲温度	-40	125	°C

- $V+$  を超えることはできません。

## 5.4 シングル チャネルの熱に関する情報

熱評価基準 <sup>(1)</sup>		OPA991-Q1			単位
		DCK (SC70)	DBV (SOT-23)		
			5 ピン	6 ピン	
R <sub>θJA</sub>	接合部から周囲への熱抵抗	202.6	167.8	187.4	°C/W
R <sub>θJC(top)</sub>	接合部からケース (上面) への熱抵抗	101.5	107.9	86.2	°C/W
R <sub>θJB</sub>	接合部から基板への熱抵抗	47.8	49.7	54.6	°C/W
ψ <sub>JT</sub>	接合部から上面への特性パラメータ	18.8	33.9	27.8	°C/W
ψ <sub>JB</sub>	接合部から基板への特性パラメータ	47.4	49.5	54.3	°C/W
R <sub>θJC(bot)</sub>	接合部からケース (底面) への熱抵抗	該当なし	該当なし	該当なし	°C/W

(1) 従来および最新の熱測定基準の詳細については、アプリケーションレポート『半導体および IC パッケージの熱評価基準』、[SPRA953](#) を参照してください。

## 5.5 デュアル チャネルの熱に関する情報

熱評価基準 <sup>(1)</sup>		OPA2991-Q1			単位
		D (SOIC)	PW (TSSOP)	DGK (VSSOP)	
R <sub>θJA</sub>	接合部から周囲への熱抵抗	132.6	185.1	176.5	°C/W
R <sub>θJC(top)</sub>	接合部からケース (上面) への熱抵抗	73.4	74.0	68.1	°C/W
R <sub>θJB</sub>	接合部から基板への熱抵抗	76.1	115.7	98.2	°C/W
ψ <sub>JT</sub>	接合部から上面への特性パラメータ	24.0	12.3	12.0	°C/W
ψ <sub>JB</sub>	接合部から基板への特性パラメータ	75.4	114.0	96.7	°C/W
R <sub>θJC(bot)</sub>	接合部からケース (底面) への熱抵抗	該当なし	該当なし	該当なし	°C/W

(1) 従来および最新の熱測定基準の詳細については、アプリケーションレポート『半導体および IC パッケージの熱評価基準』、[SPRA953](#) を参照してください。

## 5.6 クワッド チャネルの熱に関する情報

熱評価基準 <sup>(1)</sup>		OPA4991-Q1			単位
		D (SOIC)	PW (TSSOP)	DYY (SOT-23)	
R <sub>θJA</sub>	接合部から周囲への熱抵抗	101.4	118.0	110.7	°C/W
R <sub>θJC(top)</sub>	接合部からケース (上面) への熱抵抗	57.6	47.6	55.9	°C/W
R <sub>θJB</sub>	接合部から基板への熱抵抗	57.3	60.9	35.3	°C/W
ψ <sub>JT</sub>	接合部から上面への特性パラメータ	18.5	6.0	2.3	°C/W
ψ <sub>JB</sub>	接合部から基板への特性パラメータ	56.9	60.4	35.1	°C/W
R <sub>θJC(bot)</sub>	接合部からケース (底面) への熱抵抗	該当なし	該当なし	該当なし	°C/W

(1) 従来および最新の熱測定基準の詳細については、アプリケーションレポート『半導体および IC パッケージの熱評価基準』、[SPRA953](#) を参照してください。

## 5.7 電気的特性

$V_S = (V+) - (V-) = 2.7V \sim 40V$  ( $\pm 1.35V \sim \pm 20V$ ),  $T_A = 25^\circ C$ ,  $R_L = 10k\Omega$  を  $V_S/2$  に接続、 $V_{CM} = V_S/2$ ,  $V_{O\ UT} = V_S/2$  の場合 (特に記述のない限り)。

パラメータ		テスト条件		最小値	代表値	最大値	単位
<b>オフセット電圧</b>							
$V_{OS}$	入力オフセット電圧	$V_{CM} = V-$			$\pm 125$	$\pm 895$	$\mu V$
			$T_A = -40^\circ C \sim 125^\circ C$			$\pm 925$	
$dV_{OS}/dT$	入力オフセット電圧ドリフト		$T_A = -40^\circ C \sim 125^\circ C$		$\pm 0.3$		$\mu V/^\circ C$
PSRR	入力オフセット電圧と電源との関係	$V_{CM} = V-, V_S = 4V \sim 40V$	$T_A = -40^\circ C \sim 125^\circ C$		$\pm 0.3$	$\pm 1$	$\mu V/V$
		$V_{CM} = V-, V_S = 2.7V \sim 40V^{(3)}$			$\pm 1$	$\pm 5$	
	チャンネル セパレーション	$f = 0\ Hz$			5		$\mu V/V$
<b>入力バイアス電流</b>							
$I_B$	入力バイアス電流				$\pm 10$		pA
$I_{OS}$	入力オフセット電流				$\pm 10$		pA
<b>ノイズ</b>							
$E_N$	入力電圧ノイズ	$f = 0.1\ Hz \sim 10\ Hz$			1.8		$\mu V_{PP}$
					0.3		$\mu V_{RMS}$
$e_N$	入力電圧ノイズ密度	$f = 1\ kHz$			10.8		$nV/\sqrt{Hz}$
		$f = 10\ kHz$			9.4		
$i_N$	入力電流ノイズ	$f = 1\ kHz$			82		$fA/\sqrt{Hz}$
<b>入力電圧範囲</b>							
$V_{CM}$	同相電圧範囲			$(V-) - 0.1$		$(V+) + 0.1$	V
CMRR	同相除去比	$V_S = 40V, (V-) - 0.1V < V_{CM} < (V+) - 2V$ (メイン入力ペア)	$T_A = -40^\circ C \sim 125^\circ C$		107	130	dB
		$V_S = 4V, (V-) - 0.1V < V_{CM} < (V+) - 2V$ (メイン入力ペア)			82	100	
		$V_S = 2.7V, (V-) - 0.1V < V_{CM} < (V+) - 2V$ (メイン入力ペア) <sup>(3)</sup>			75	95	
		$V_S = 2.7V \sim 40V, (V+) - 1V < V_{CM} < (V+) + 0.1V$ (補助入力ペア)				85	
<b>入力容量</b>							
$Z_{ID}$	差動				100    9		$M\Omega    pF$
$Z_{ICM}$	同相				6    1		$T\Omega    pF$
<b>開ループゲイン</b>							
$A_{OL}$	開ループ電圧ゲイン	$V_S = 40V, V_{CM} = V-$ $(V-) + 0.1V < V_O < (V+) - 0.1V$	$T_A = -40^\circ C \sim 125^\circ C$		120	145	dB
		$V_S = 4V, V_{CM} = V-$ $(V-) + 0.1V < V_O < (V+) - 0.1V$			104	130	
		$V_S = 2.7V, V_{CM} = V-$ $(V-) + 0.1V < V_O < (V+) - 0.1V^{(3)}$			101	120	
						118	
<b>周波数応答</b>							
GBW	ゲイン帯域幅積				4.5		MHz
SR	スルー レート	$V_S = 40V, G = +1, C_L = 20pF$			21		V/ $\mu s$
$t_s$	セトリング時間	0.01% まで、 $V_S = 40V, V_{STEP} = 10V, G = +1, C_L = 20pF$			2.5		$\mu s$
		0.01% まで、 $V_S = 40V, V_{STEP} = 2V, G = +1, C_L = 20pF$			1.5		
		0.1% まで、 $V_S = 40V, V_{STEP} = 10V, G = +1, C_L = 20pF$			2		
		0.1% まで、 $V_S = 40V, V_{STEP} = 2V, G = +1, C_L = 20pF$			1		
	位相マージン	$G = +1, R_L = 10k\Omega, C_L = 20pF$			60		$^\circ$
	過負荷回復時間	$V_{IN} \times \text{ゲイン} > V_S$			400		ns
THD+N	全高調波歪み + ノイズ <sup>(1)</sup>	$V_S = 40V, V_O = 3V_{RMS}, G = 1, f = 1kHz$			0.00021%		

## 5.7 電気的特性 (続き)

$V_S = (V+) - (V-) = 2.7V \sim 40V$  ( $\pm 1.35V \sim \pm 20V$ )、 $T_A = 25^\circ C$ 、 $R_L = 10k\Omega$  を  $V_S/2$  に接続、 $V_{CM} = V_S/2$ 、 $V_{O\ UT} = V_S/2$  の場合 (特に記述のない限り)。

パラメータ	テスト条件		最小値	代表値	最大値	単位
<b>出力</b>						
電圧出力シング (レールから)	正および負のレールのヘッドルーム	$V_S = 40V$ 、 $R_L =$ 無負荷 (3)		5	10	mV
		$V_S = 40V$ 、 $R_L = 10k\Omega$		50	55	
		$V_S = 40V$ 、 $R_L = 2k\Omega$		200	250	
		$V_S = 2.7V$ 、 $R_L =$ 無負荷 (3)		1	6	
		$V_S = 2.7V$ 、 $R_L = 10k\Omega$		5	12	
		$V_S = 2.7V$ 、 $R_L = 2k\Omega$		25	40	
$I_{SC}$	短絡電流			$\pm 75$		mA
$C_{LOAD}$	容量性負荷駆動能力			1000		pF
$Z_O$	オープンループ出力インピーダンス	$f = 1MHz$ 、 $I_O = 0A$		525		$\Omega$
<b>電源</b>						
$I_Q$	アンプごとの静止電流	$V_{CM} = V-$ 、 $I_O = 0A$	$T_A = -40^\circ C \sim 125^\circ C$	560	685	$\mu A$
		$V_{CM} = V-$ 、 $I_O = 0A$ (OPA991-Q1)		560	691	
		$V_{CM} = V-$ 、 $I_O = 0A$			750	
		$V_{CM} = V-$ 、 $I_O = 0A$ (OPA991-Q1)			769	
<b>シャットダウン</b>						
$I_{QSD}$	アンプごとの静止電流	$V_S = 2.7V \sim 40V$ 、すべてのアンプがディセーブル、 $\overline{SHDN} = V- + 2V$		30	45	$\mu A$
$Z_{SHDN}$	シャットダウン時の出力インピーダンス	$V_S = 2.7V \sim 40V$ 、アンプがディセーブル、 $\overline{SHDN} = V- + 2V$		320    2		$M\Omega    pF$
$V_{IH}$	ロジック High スレッショルド電圧 (アンプがディセーブル)	有効な入力が高の場合、 $\overline{SHDN}$ ピンの電圧は最大スレッショルドより高く、かつ $(V-) + 20V$ 以下の必要があります		$(V-) + 0.8$	$(V-) + 1.1$	V
$V_{IL}$	ロジック Low スレッショルド電圧 (アンプがイネーブル)	有効な入力が高の場合、 $\overline{SHDN}$ ピンの電圧は最小スレッショルドより低く、かつ $V-$ 以上の必要があります		$(V-) + 0.2$	$(V-) + 0.8$	V
$t_{ON}$	アンプのイネーブル時間 (フル シャットダウン) (2)	$G = +1$ 、 $V_{CM} = V-$ 、 $V_O = 0.1 \times V_S/2$	$G = +1$ 、 $V_{CM} = V-$ 、 $V_O = 0.1 \times V_S/2$	8		$\mu s$
$t_{OFF}$	アンプのディセーブル時間 (2)	$V_{CM} = V-$ 、 $V_O = V_S/2$		3		$\mu s$
	$\overline{SHDN}$ ピンの入力バイアス電流 (ピンごと)	$V_S = 2.7V \sim 40V$ 、 $(V-) + 20V \geq \overline{SHDN} \geq (V-) + 0.9V$		500		nA
		$V_S = 2.7V \sim 40V$ 、 $(V-) \leq \overline{SHDN} \leq (V-) + 0.7V$		150		


(1) 3次フィルタ、-3dB で帯域幅 = 80kHz。

(2) ディセーブル時間 ( $t_{OFF}$ ) とイネーブル時間 ( $t_{ON}$ ) は、 $\overline{SHDN}$  ピンに印加される信号の 50% ポイントと、出力電圧が 10% (ディセーブル) または 90% (イネーブル) レベルに達する時点との時間間隔として定義されます。

(3) 特性評価のみによって規定されています。


## 5.8 代表的特性

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 20\text{V}$ 、 $V_{CM} = V_S / 2$ 、 $R_{LOAD} = 10\text{k}\Omega$  を  $V_S / 2$  に接続、 $C_L = 10\text{pF}$  の場合 (特に記述のない限り)




15462 個のアンプにおける分布、 $T_A = 25^\circ\text{C}$

図 5-1. オフセット電圧の製造分布




60 個のアンプにおける分布

図 5-2. オフセット電圧ドリフトの分布




$V_{CM} = V+$

図 5-3. オフセット電圧と温度との関係




$V_{CM} = V-$

図 5-4. オフセット電圧と温度との関係



$T_A = 25^\circ\text{C}$

図 5-5. オフセット電圧と同相電圧との関係



$T_A = 25^\circ\text{C}$

図 5-6. オフセット電圧と同相電圧との関係 (遷移領域)

### 5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ ,  $V_S = \pm 20\text{V}$ ,  $V_{CM} = V_S / 2$ ,  $R_{LOAD} = 10\text{k}\Omega$  を  $V_S / 2$  に接続、 $C_L = 10\text{pF}$  の場合 (特に記述のない限り)




図 5-7. オフセット電圧と同相電圧との関係




図 5-8. オフセット電圧と同相電圧との関係




図 5-9. オフセット電圧と電源電圧との関係




図 5-10. 開ループ・ゲインおよび位相と周波数との関係




図 5-11. 開ループ・ゲインと周波数との関係




図 5-12. 入力バイアス電流と同相電圧との関係

## 5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ ,  $V_S = \pm 20\text{V}$ ,  $V_{CM} = V_S / 2$ ,  $R_{LOAD} = 10\text{k}\Omega$  を  $V_S / 2$  に接続、 $C_L = 10\text{pF}$  の場合 (特に記述のない限り)




図 5-13. 入力バイアス電流と温度との関係




図 5-14. 出力電圧スイングと出力電流との関係 (ソース)




図 5-15. 出力電圧スイングと出力電流との関係 (シンク)




図 5-16. CMRR および PSRR と周波数との関係




図 5-17. CMRR と温度との関係 (dB)




図 5-18. PSRR と温度との関係 (dB)

## 5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ ,  $V_S = \pm 20\text{V}$ ,  $V_{CM} = V_S / 2$ ,  $R_{LOAD} = 10\text{k}\Omega$  を  $V_S / 2$  に接続、 $C_L = 10\text{pF}$  の場合 (特に記述のない限り)




図 5-19. 0.1Hz~10Hz のノイズ

C019




図 5-20. 入力電圧ノイズ・スペクトル密度と周波数との関係

C017




図 5-21. THD+N 比と周波数との関係

C012




図 5-22. THD+N と出力振幅との関係

C023




図 5-23. 静止電流と電源電圧との関係

D021




図 5-24. 静止電流と温度との関係

D022

## 5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 20\text{V}$ 、 $V_{CM} = V_S / 2$ 、 $R_{LOAD} = 10\text{k}\Omega$  を  $V_S / 2$  に接続、 $C_L = 10\text{pF}$  の場合 (特に記述のない限り)




図 5-25. 開ループ電圧ゲインと温度との関係 (dB)




図 5-26. 開ループ出力インピーダンスと周波数との関係




図 5-27. 小信号オーバーシュートと容量性負荷との関係




図 5-28. 小信号オーバーシュートと容量性負荷との関係





図 5-29. 位相マージンと容量性負荷との関係




$V_{IN} = \pm 20\text{V}$ 、 $V_S = V_{OUT} = \pm 17\text{V}$

図 5-30. 位相反転なし

## 5.8 代表的特性 (続き)


$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 20\text{V}$ 、 $V_{CM} = V_S / 2$ 、 $R_{LOAD} = 10\text{k}\Omega$  を  $V_S / 2$  に接続、 $C_L = 10\text{pF}$  の場合 (特に記述のない限り)



$G = -10$

図 5-31. 正の過負荷からの回復


C018



$G = -10$

図 5-32. 負の過負荷からの回復


C018



$C_L = 20\text{pF}$ 、 $G = 1$ 、 $20\text{mV}$  ステップ応答

図 5-33. 小信号ステップ応答、立ち上がり


C010



$C_L = 20\text{pF}$ 、 $G = -1$ 、 $20\text{mV}$  ステップ応答

図 5-34. 小信号ステップ応答


C011



$C_L = 20\text{pF}$ 、 $G = 1$

図 5-35. 大信号ステップ応答、立ち上がり

C005



$C_L = 20\text{pF}$ 、 $G = 1$

図 5-36. 大信号ステップ応答、立ち下がり

C005

## 5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ ,  $V_S = \pm 20\text{V}$ ,  $V_{CM} = V_S / 2$ ,  $R_{LOAD} = 10\text{k}\Omega$  を  $V_S / 2$  に接続、 $C_L = 10\text{pF}$  の場合 (特に記述のない限り)




図 5-37. 大信号ステップ応答




図 5-38. 短絡電流と温度との関係




図 5-39. 最大出力電圧と周波数との関係




図 5-40. チャンネル・セパレーションと周波数との関係




図 5-41. 入力における EMIRR (電磁干渉除去比) と周波数との関係

## 6 詳細説明


### 6.1 概要

OPAx991-Q1 ファミリ (OPA991-Q1、OPA2991-Q1、OPA4991-Q1) は、新世代の 40V 汎用オペアンプです。

これらのデバイスは、レール・ツー・レール入出力、低いオフセット ( $\pm 125\mu\text{V}$ 、標準値)、低いオフセット・ドリフト ( $\pm 0.3\mu\text{V}/^\circ\text{C}$ 、標準値)、4.5MHz の帯域幅など、非常に優れた DC 精度と AC 性能を備えています。

電源レールまでの差動および同相入力電圧範囲、大出力電流 ( $\pm 75\text{mA}$ )、高いスルーレート ( $21\text{V}/\mu\text{s}$ )、シャットダウン機能などの独自の機能を備えた OPAx991-Q1 は、高電圧車載アプリケーション向けの堅牢な高性能オペアンプです。

### 6.2 機能ブロック図



## 6.3 機能説明

### 6.3.1 入力保護回路

OPAx991-Q1 は、独自の入力アーキテクチャを使用して入力保護ダイオードを不要にしなが、過渡条件での堅牢な入力保護を実現します。高速過渡ステップ応答によってアクティブになる従来型の入力ダイオード保護方式を、[図 6-1](#) に示します。この方法では[図 6-2](#) に示すように、代替電流パスのため信号歪みとセトリング・タイムの遅延が発生します。低ゲイン回路の場合、これらの高速ランプ入力信号は順バイアスのバック・ツー・バック・ダイオードになり、入力電流が増加し、セトリング・タイムが長くなります。




図 6-1. OPAx991-Q1 の入力保護機能は、差動入力能力を制限しない




図 6-2. バック・ツー・バック・ダイオードではセトリングの問題が発生する

OPAx991-Q1 ファミリのオペアンプは、特許取得済みの入力保護アーキテクチャによって高電圧アプリケーション用に真の高インピーダンス差動入力機能を提供します。このアーキテクチャでは、信号歪みの増加やセトリング・タイムの遅延が発生しないため、マルチチャネルの高スイッチ入力アプリケーションに最適なオペアンプとなります。OPAx991-Q1 は最大 40V の差動スイング (オペアンプの反転ピンと非反転ピンとの間の電圧) を許容できるため、コンパレータとして、またはデータ・アクイジション・システムなどの高速ランプ入力信号を使用するアプリケーションに適しています。詳細については、テキサス・インスツルメンツの TechNote『[MUX 対応高精度オペアンプ](#)』を参照してください。

### 6.3.2 EMI 除去

OPAx991-Q1 は、内蔵の電磁干渉 (EMI) フィルタリングを使用して、ワイヤレス通信や、アナログ信号チェーンとデジタル部品が混在する高密度実装の基板などのソースによる EMI の影響を低減します。EMI 耐性は回路設計手法により改善可能で、OPAx991-Q1 はこのような設計の改善を活用しています。テキサス・インスツルメンツは、10MHz から 6GHz までの幅広い周波数スペクトルにわたって、オペアンプの耐性を正確に測定および数量化する方法を開発しました。OPAx991-Q1 でこのテストを行った結果を、[図 6-3](#) に示します。実際のアプリケーションで一般的に発生する、特定の周波数における OPAx991-Q1 の EMIRR IN+ 値を、[表 6-1](#) に示します。

『オペアンプの EMI 除去率』アプリケーション・レポートには、オペアンプに関連する EMIRR 性能の詳細情報が記載されており、[www.tij.co.jp](http://www.tij.co.jp) からダウンロードできます。




図 6-3. EMIRR テスト

表 6-1. 特定周波数における OPAx991-Q1 の EMIRR IN+

周波数	アプリケーションまたは割り当て	EMIRR IN+
400MHz	モバイル無線、モバイル衛星、宇宙での運用、気象、レーダー、極超短波 (UHF) アプリケーション	73.2dB
900MHz	GSM 移動通信システム (GSM) アプリケーション、無線通信、ナビゲーション、GPS (最高 1.6GHz まで)、GSM、航空移動通信、UHF アプリケーション	82.5dB
1.8GHz	GSM アプリケーション、モバイル・パーソナル通信、ブロードバンド、衛星、L バンド (1GHz~2GHz)	89.7dB
2.4GHz	802.11b、802.11g、802.11n、Bluetooth®、モバイル・パーソナル通信、産業用、科学用および医療用 (ISM) 無線帯域、アマチュア無線および衛星、S バンド (2GHz~4GHz)	93.9dB
3.6GHz	無線測位、航空通信およびナビゲーション、衛星、モバイル、S バンド	95.7dB
5GHz	802.11a、802.11n、航空通信とナビゲーション、モバイル通信、宇宙と衛星の運用、C バンド (4GHz~8GHz)	98.0dB

### 6.3.3 過熱保護動作

あらゆるアンプは、内部消費電力によって内部（接合部）の温度が上昇します。この現象を「自己発熱」と呼びます。OPA991-Q1 の絶対最大接合部温度は 150°C です。この温度を超えると、デバイスが損傷します。OPA991-Q1 には過熱保護機能があり、自己発熱による損傷を低減できます。この保護機能はデバイスの温度を監視し、温度が 170°C を超えるとオペアンプの出力ドライブをオフにします。OPA991-Q1 の消費電力 (0.81W) のために自己発熱が大きくなるアプリケーションの例を、[図 6-4](#) に示します。熱に関する計算から、周囲温度が 65°C の場合、デバイスの接合部温度は 177°C に達することが示されます。しかし、実際のデバイスでは出力ドライブがオフになるので、接合部の温度は安全域に回復します。過熱保護時の回路の動作を、[図 6-4](#) に示します。通常の動作では、デバイスはバッファとして動作し、出力は 3V になります。自己発熱によりデバイスの接合部温度が内部制限値を超えた場合、過熱保護機能によって出力が強制的に高インピーダンス状態になり、出力は抵抗  $R_L$  によってグラウンドにプルダウンされます。過剰な消費電力を引き起こした条件が解消されない場合、出力の障害が修正されるまで、アンプはシャットダウン状態とイネーブル状態をいったりきたりします。




図 6-4. 過熱保護動作

デバイスが長時間にわたって高出力電力で高い接合部温度における動作を続けると、デバイスがサーマル・シャットダウンに入っているかどうかにかかわらず、デバイスの熱放散によってデバイスの性能が徐々に低下し、最終的には致命的な破壊を引き起こす可能性があります。設計者は、高温時にデバイスの出力電力を制限するか、高出力電力の条件下で周囲温度と接合部温度を制御する必要があります。

### 6.3.4 容量性負荷および安定度

OPA991-Q1 は抵抗性の出力段を採用しており、中程度の容量性負荷を駆動できます。また、絶縁抵抗を活用することで、大きな容量性負荷を駆動するように簡単に構成できます。ゲインを大きくするとアンプの能力が拡張され、より大きな容量性負荷を駆動できるようになります。[図 6-5](#) および [図 6-6](#) を参照してください。アンプが動作時に安定するかどうか判断するには、オペアンプの回路構成、レイアウト、ゲイン、出力負荷など、いくつかの要因を考慮します。




図 6-5. 小信号オーバーシュートと容量性負荷との関係 (出力ステップ 10mV、G = 1)




図 6-6. 小信号オーバーシュートと容量性負荷との関係 (出力ステップ 10mV、G = -1)

ユニティ・ゲイン構成で駆動能力を高めるため、図 6-7 に示すように、小さな抵抗  $R_{ISO}$  を出力と直列に挿入し、容量性負荷の駆動能力を増やします。この抵抗は、リングングを大幅に低減し、純粋な容量性負荷に対して DC 性能を維持します。ただし、容量性負荷と抵抗性負荷が並列に接続されている場合、分圧回路が生まれるため、出力にゲイン誤差が生じ、出力スイングがわずかに減少します。発生する誤差は  $R_{ISO} / R_L$  の比に比例し、一般に低い出力レベルでは無視できます。OPAx991-Q1 は容量性負荷の駆動能力が大きいので、リファレンス・バッファ、MOSFET ゲート・ドライブ、ケーブル・シールド・ドライブなどのアプリケーションに最適です。図 6-7 に示す回路は、絶縁抵抗  $R_{ISO}$  を使用してオペアンプの出力を安定させます。 $R_{ISO}$  は、システムの開ループ・ゲインを変更して位相マージンを増やします。




図 6-7. OPAx991-Q1 により容量性負荷の駆動能力を拡張

### 6.3.5 同相電圧範囲

OPAx991-Q1 は 40V の真のレール・ツー・レール入力オペアンプで、入力同相範囲がどちらの電源レールよりも 100mV 拡張されています。図 6-8 に示すように、相補型 N チャンネルと P チャンネルの差動入力ペアを並列接続することで、この広い範囲を実現しています。N チャンネル・ペアは、正のレールに近い入力電圧、通常は  $(V+) - 1V$  から、正の電源を 100mV 上回る電圧まででアクティブになります。P チャンネル・ペアは、負の電源電圧より 100mV 下から、ほぼ  $(V+) - 2V$  までの入力でアクティブになります。小さな遷移領域、通常は  $(V+) - 2V$  から  $(V+) - 1V$  において、両方の入力ペアがオンになります。この遷移領域は、プロセスの差異に応じて多少変化する可能性があります。また、この領域内では PSRR、CMRR、オフセット電圧、オフセット・ドリフト、ノイズ、THD の性能が、領域外で動作するときよりも低下する可能性があります。

入力電圧オフセットに関して、デバイスの標準的な遷移領域の詳細を、図 5-5 に示します。

同相電圧範囲と PMOS/NMOS ペアの相互作用の詳細については、『相補型ペア入力段を持つオペアンプ』アプリケーション・ノートを参照してください。




図 6-8. レール・ツー・レール入力段

### 6.3.6 位相反転の防止

OPAx991-Q1 ファミリーには、位相反転の保護機能が搭載されています。多くのオペアンプでは、入力が増幅範囲を超えて駆動されると、位相反転が発生します。この条件が最も多く発生するのは非反転回路で、入力が指定された同相電圧範囲を超えて駆動されると、出力は逆のレールに反転します。OPAx991-Q1 はレール・ツー・レール入力のオペアンプなので、同相範囲はレールを超えて拡張できます。入力信号がレールを超えても位相反転は起きません。代わりに、出力は適切なレールに制限されます。この特性を、図 6-9 に示します。位相反転の詳細については、『相補型ペア入力段を持つオペアンプ』アプリケーション・ノートを参照してください。




図 6-9. 位相反転なし

### 6.3.7 電氣的オーバーストレス

設計者は多くの場合、オペアンプが電氣的オーバーストレス (EOS) にどの程度耐えられるのかという質問をします。これらの質問は、主にデバイスの入力に関するものですが、電源電圧ピンや、さらに出力ピンにも関係する場合があります。これらの各ピンの機能には、特定の半導体製造プロセスの電圧ブレークダウン特性と、ピンに接続された特定の回路とで決まる電氣的ストレスの制限値があります。また、これらの回路には内部静電気放電 (ESD) 保護機能が組み込まれており、製品の組み立て前と組み立て中の両方で、偶発的な ESD イベントから保護します。

この基本的な ESD 回路と、電氣的オーバーストレス・イベントとの関連性を十分に理解しておく役に立ちます。OPAx991-Q1 に含まれる ESD 回路の図を、図 6-10 に示します (破線で囲まれている部分)。ESD 保護回路には、いくつかの電流ステアリング・ダイオードが含まれており、これらは入力ピンや出力ピンから接続され、内部の電源ラインに戻るようルーティングされます。これらのダイオードは、オペアンプ内部の吸収デバイスや電源 ESD セルで接続されます。この保護回路は、通常の回路動作中は非アクティブに保たれるよう設計されます。




図 6-10. 代表的な回路アプリケーションと比較して等価な内部 ESD 回路

ESD イベントは持続時間が非常に短く、電圧が非常に高い (例: 1kV、100ns) のに対して、EOS イベントは持続時間が長く、電圧も低くなります (例: 50V、100ms)。ESD ダイオードは、回路外の ESD 保護 (つまり、PCB にはんだ付けする前にデバイスの組み立て、テスト、保管を行うとき) を目的として設計されています。ESD イベントの間、ESD 信号は ESD ステアリング・ダイオードを通過して吸収回路 (「ESD 電源回路」とラベル付けされています) に渡されます。ESD 吸収回路は、電源を安全なレベルにクランプします。

この動作は回路外保護のためには必要なものですが、回路内でこの動作をアクティブにすると、過大な電流と損傷が発生します。過渡電圧サプレッサ (TVS) を使用すると、回路内の ESD イベント発生時に ESD 吸収回路がオンになることで生じる損傷を防止できます。適切な電流制限抵抗と、TVS ダイオードを使用すると、デバイスの ESD ダイオードで EOS イベントからの保護を行えます。

### 6.3.8 過負荷からの回復

過負荷からの回復は、オペアンプの出力が飽和状態から線形状態に回復するために必要な時間として定義されます。高い入力電圧または高いゲインのいずれかが原因で、出力電圧が定格動作電圧を超えると、オペアンプの出力デバイスは飽和領域に入ります。デバイスが飽和領域に入った後、出力デバイスのチャージ・キャリアは線形状態に回復するための時間を必要とします。チャージ・キャリアが線形状態に戻ると、デバイスは指定されたスルーレートでスルーを開始します。したがって、過負荷状態の場合の伝搬遅延は、過負荷復帰時間とスルー時間の合計になります。OPA991-Q1 の過負荷復帰時間は約 400ns です。

### 6.3.9 代表的な仕様と分布

設計者は多くの場合、より堅牢な回路を設計するため、アンプの標準仕様についての疑問を抱きます。プロセス・テクノロジーや製造手順には自然に差異が発生するため、アンプのすべての仕様は、アンプの入力オフセット電圧など、理想的な値からある程度の偏差が生じます。これらの偏差は多くの場合、ガウス分布（「ベル曲線」）または正規分布に従います。回路設計者は、「電気的特性」表に最小値または最大値の仕様がない場合でも、この情報を利用してシステムの最低限の品質を確保できます。




図 6-11. 理想的なガウス分布

分布の例を、図 6-11 に示します。ここで、 $\mu$  (ミュー) は分布の平均値、 $\sigma$  (シグマ) はシステムの標準偏差です。このような分布を示す仕様では、すべてのユニットのうち約 2/3 (68.26%) の値は、平均値から 1 標準偏差、すなわち 1 シグマ ( $\mu - \sigma$  から  $\mu + \sigma$  まで) 以内と推定できます。

「電気的特性」表の「標準値」列に記載されている値は、仕様に応じてさまざまな方法で表現されます。原則として、仕様の性質上平均値が 0 以外の場合 (ゲイン帯域幅など)、標準値は平均値 ( $\mu$ ) と等しくなります。ただし、入力オフセット電圧のように、その性質上仕様の平均値が 0 に近い場合、最も正確に標準値を表すため、標準値は平均値に 1 標準偏差を加えた値 ( $\mu + \sigma$ ) と等しくなります。

このグラフを使用して、ユニットの仕様のおおよその確率を計算できます。たとえば OPAx991-Q1 の場合、入力電圧オフセットの標準値は  $125\mu\text{V}$  なので、すべての OPAx991-Q1 デバイスのうち 68.2% は  $-125\mu\text{V}\sim 125\mu\text{V}$  のオフセットを持つと予想されます。 $4\sigma$  ( $\pm 500\mu\text{V}$ ) では、分布の 99.9937% のオフセット電圧は  $\pm 500\mu\text{V}$  未満です。これは、母集団のうちこの制限値を超えているものは 0.0063%、15,873 ユニットのうち約 1 個ということです。

仕様の最小値または最大値の列に値が記載されているものはテキサス・インスツルメンツによって保証されており、これらの制限値を超えたユニットは生産から除去されます。たとえば、OPAx991-Q1 ファミリの最大オフセット電圧は  $25^\circ\text{C}$  において  $895\mu\text{V}$  で、これは  $5\sigma$  (約 170 万ユニットのうち 1 つ) 超に相当し、確率としては非常に低いです。テキサス・インスツルメンツはオフセット電圧が  $895\mu\text{V}$  を超えるユニットを生産から除去することを保証しています。

最小値や最大値の列に値がない仕様については、アプリケーションに十分なガードバンドとなる  $\sigma$  値を選択し、その値を使用してワーストケース条件を設計することを検討してください。たとえば、 $6\sigma$  の値は約 5 億ユニットのうち 1 つです。これは非常に可能性が低く、システムの設計で大きな余裕を持たせるために適切な可能性があります。この場合、OPAx991-Q1 ファミリーにはオフセット電圧ドリフトの最大値または最小値はありませんが、図 5-2 および「電気的特性」表の標準値である  $0.3\mu\text{V}/^\circ\text{C}$  に基づいて、オフセット電圧ドリフトの  $6\sigma$  値は約  $1.8\mu\text{V}/^\circ\text{C}$  と計算できます。ワーストケースのシステム条件を設計する場合、この値を使用すると、実際の最小値または最大値を使用せずに、温度範囲全体で可能性があるワーストケースのオフセットを推定できます。

ただし、時間の経過に伴うプロセスの変動と調整によって、標準偏差と平均値の標準値が変動する可能性があるため、仕様の最小値または最大値の列に値が記載されていないものについて、テキサス・インスツルメンツはデバイスの性能を保証できません。この情報は、デバイスの性能を推定する目的でのみ使用してください。

### 6.3.10 シャットダウン

OPAx991S-Q1 デバイスには、オペアンプをディセーブルして低消費電力のスタンバイ・モードに移行する 1 つ以上のシャットダウン・ピン (SHDN) が搭載されています。このモードでは、オペアンプの消費電流は通常約  $30\mu\text{A}$  です。SHDN ピンはアクティブ High なので、SHDN ピンへの入力があるロジック High のとき、シャットダウン・モードがイネーブルになります。このアンプは、SHDN ピンへの入力があるロジック Low のときイネーブルになります。

SHDN ピンは、オペアンプの負の電源レールを基準としています。シャットダウン機能のスレッシュホールドは約  $800\text{mV}$  (標準値) で、電源電圧に応じて変化しません。スムーズなスイッチング特性を提供するため、スイッチング・スレッシュホールドにはヒステリシスが含まれています。最適なシャットダウン動作を確保するため、SHDN ピンは有効なロジック信号で駆動する必要があります。有効なロジック Low は、 $V_-$  と  $V_- + 0.2\text{V}$  の間の電圧と定義されています。有効なロジック High は、 $V_- + 1.1\text{V}$  と  $V_- + 20\text{V}$  または  $V_+$  のどちらか低い方の間の電圧と定義されます。シャットダウン・ピン回路にはプルダウン抵抗が内蔵されており、シャットダウン・ピン回路が駆動されていない場合は、ピンの電圧は本質的に負の電源レールにプルされます。したがって、アンプをイネーブルするには、SHDN ピンをフローティングのままにするか、有効なロジック Low に駆動する必要があります。アンプをディセーブルするには、SHDN ピンを有効なロジック High に駆動する必要があります。SHDN ピンで許容される最大電圧は  $V_- + 20\text{V}$  です。 $V_- + 20\text{V}$  または  $V_+$  のどちらか低い方を超えると、デバイスが損傷します。

SHDN ピンは高インピーダンスの CMOS 入力です。シングルおよびデュアル・オペアンプ・パッケージのチャネルは独立して制御され、クワッド・オペアンプ・パッケージのチャネルはペアで制御されます。バッテリー駆動のアプリケーションでは、この機能を使用することによって平均電流を大幅に低下させ、バッテリー駆動時間を延長することができます。シャットダウンからの標準的なイネーブル時間は  $8\mu\text{s}$ 、ディセーブル時間は  $3\mu\text{s}$  です。ディセーブル状態のとき、出力は高インピーダンス状態です。このアーキテクチャにより、OPAx991S-Q1 ファミリーはゲート付きアンプ、マルチプレクサ、またはプログラマブル・ゲイン・アンプとして動作できます。シャットダウン時間 ( $t_{\text{OFF}}$ ) は負荷条件に依存し、負荷抵抗が増加すると増加します。特定のシャットダウン時間内にシャットダウン (ディセーブル) を確実に実行するには、規定の  $10\text{k}\Omega$  負荷を中間電源 ( $V_S/2$ ) に接続する必要があります。OPAx991S-Q1 を負荷なしで使用すると、結果的にターンオフ時間が大幅に増加します。

## 6.4 デバイスの機能モード

OPAx991-Q1 には単一機能モードがあり、電源電圧が  $2.7\text{V}$  ( $\pm 1.35\text{V}$ ) を上回ると動作します。OPAx991-Q1 の最大電源電圧は  $40\text{V}$  ( $\pm 20\text{V}$ ) です。

OPAx991S-Q1 デバイスにはシャットダウン ピンがあり、オペアンプを低消費電力モードに設定するために使用できません。詳細については、「[シャットダウン](#)」セクションを参照してください。

## 7 アプリケーションと実装

### 注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 7.1 アプリケーション情報

OPAx991-Q1 ファミリーは、DC 精度と AC 性能が優れています。これらのデバイスは、最高 40V の電源レールで動作し、真のレール・ツー・レール入出力、低いオフセット電圧とオフセット電圧ドリフトに加えて、4.5MHz の帯域幅と、高い出力駆動を実現しています。これらの特長から、OPAx991-Q1 は高電圧の産業用アプリケーションに適した、堅牢で高性能なオペアンプです。

### 7.2 代表的なアプリケーション

#### 7.2.1 ローサイド電流測定

図 7-1 に、ローサイド電流センシング・アプリケーション用に構成された OPAx991-Q1 を示します。理論、計算、シミュレーション、測定データを含む図 7-1 の回路の完全な分析については、「テキサス・インスツルメンツ Precision Design TIPD129、0A~1A のシングル電源ローサイド電流センシング・ソリューション」を参照してください。




図 7-1. ローサイド電流センシング・アプリケーションの OPAx991-Q1

#### 7.2.1.1 設計要件

この設計の設計要件は次のとおりです。

- 負荷電流: 0A~1A
- 出力電圧: 4.9V
- 最大シャント電圧: 100mV

### 7.2.1.2 詳細な設計手順

図 7-1 の回路の伝達関数は、式 1 に示すとおりです。

$$V_{OUT} = I_{LOAD} \times R_{SHUNT} \times Gain \quad (1)$$

負荷電流 ( $I_{LOAD}$ ) により、シャント抵抗 ( $R_{SHUNT}$ ) の両端で電圧降下が発生します。負荷電流は 0A~1A に設定されます。最大負荷電流時にシャント電圧を 100mV 未満に維持するには、式 2 を使用して最大シャント抵抗を定義します。

$$R_{SHUNT} = \frac{V_{SHUNT\_MAX}}{I_{LOAD\_MAX}} = \frac{100\text{ mV}}{1\text{ A}} = 100\text{ m}\Omega \quad (2)$$

式 2 から、 $R_{SHUNT}$  は 100m $\Omega$  と計算されます。 $I_{LOAD}$  と  $R_{SHUNT}$  によって生成される電圧降下は、OPA991-Q1 によって増幅され、0V~4.9V の出力電圧を生成します。OPA991-Q1 が必要な出力電圧を生成するために要求するゲインは、式 3 で計算されます。

$$Gain = \frac{(V_{OUT\_MAX} - V_{OUT\_MIN})}{(V_{IN\_MAX} - V_{IN\_MIN})} \quad (3)$$

式 3 から、必要なゲインは 49V/V と計算されます。これは抵抗  $R_F$  と  $R_G$  で設定します。OPA991-Q1 のゲインを 49V/V に設定するための抵抗  $R_F$  と  $R_G$  のサイズは、式 4 で計算します。

$$Gain = 1 + \frac{(R_F)}{(R_G)} \quad (4)$$

$R_F$  を 360k $\Omega$  とすると、 $R_G$  は 7.5k $\Omega$  と計算されます。 $R_F$  と  $R_G$  は、標準の値の抵抗で 49:1 の比率を生み出せるよう、360k $\Omega$  と 7.5k $\Omega$  を選択します。49:1 の比率にできるなら、他の抵抗を使用してもかまいません。図 7-1 に示す回路で測定された伝達関数を、図 7-2 に示します。

### 7.2.1.3 アプリケーション曲線




図 7-2. ローサイド、電流検出、伝達関数

## 7.3 電源に関する推奨事項

OPAx991-Q1 は 2.7V~40V ( $\pm 1.35V \sim \pm 40V$ ) での動作が規定されており、多くの仕様は  $-40^{\circ}\text{C} \sim 125^{\circ}\text{C}$  で適用されます。動作電圧または温度に関して大きな変動を示す可能性があるパラメータについては、「[代表的特性](#)」を参照してください。

### 注意

40V を超える電源電圧を印加すると、デバイスに永続的な損傷を与える可能性があります。「[絶対最大定格](#)」を参照してください。

電源ピンの近くに  $0.1\mu\text{F}$  のバイパス・コンデンサを配置すると、ノイズの多い電源や高インピーダンスの電源からの誤差を低減できます。バイパス・コンデンサの配置の詳細については、「[レイアウト](#)」を参照してください。

## 7.4 レイアウト

### 7.4.1 レイアウトのガイドライン

デバイスで最高の動作性能を実現するには、以下のような適切な PCB レイアウト手法を使用してください。

- ノイズが回路全体の電源ピンとオペアンプ自体を経由して、アナログ回路に伝播することがあります。バイパス コンデンサは、アナログ回路に対してローカルに低インピーダンスの電源を供給し、結合ノイズを低減するために使用されません。
  - 各電源ピンとグラウンドとの間に、低 ESR の  $0.1\mu\text{F}$  セラミック バイパス コンデンサを接続し、可能な限りデバイスの近くに配置します。単一電源アプリケーションの場合は、V+ からグラウンドに対して 1 つのバイパス コンデンサを接続します。
- 回路のアナログ部とデジタル部を別々に接地することは、ノイズを抑制する最も簡単かつ効果的な方法の 1 つです。通常、多層 PCB のうち 1 つ以上の層はグラウンドプレーン専用です。グラウンドプレーンは熱を分散させ、EMI ノイズを拾いにくくする役割を果たします。グラウンド電流の流れに注意して、デジタルグラウンドとアナロググラウンドを物理的に確実に分離してください。
- 寄生カップリングを低減するには、入力トレースを電源トレースまたは出力トレースからできるだけ離れた位置に配置します。これらのトレースを離して配置できない場合、感度の高いトレースをノイズの多いトレースと平行にするのではなく、垂直に交差させる方がはるかに効果的です。
- 外付け部品は、可能な限りデバイスに近く配置します。[図 7-4](#) に示すように、寄生容量を最小限に抑えるため、RF と RG は反転入力に近くに配置します。
- 入力トレースは、できる限り短くします。入力トレースは、回路の最も影響を受ける部分であることに常に注意してください。
- 重要なトレースの周囲に、駆動される低インピーダンスのガードリングを配置することを検討してください。ガードリングを使用すると、付近に存在する、さまざまな電位のトレースからのリーク電流を大幅に低減できます。
- 最高の性能を実現するため、基板組み立ての後で PCB を清掃することを推奨します。
- 高精度の集積回路では、プラスチックパッケージへの水分の侵入により性能が変化する場合があります。PCB を水で洗浄してから、PCB アセンブリをベーキングして、清掃プロセス中にデバイスのパッケージに侵入した水分を除去することを推奨します。ほとんどの場合、洗浄後に  $85^{\circ}\text{C}$  で 30 分間の低温ベーキングを行えば十分です。

### 7.4.2 レイアウト例




図 7-3. 非反転構成の回路図のレイアウト例




図 7-4. SC70 (DCK) パッケージのレイアウト例




図 7-5. VSSOP-8 (DGK) パッケージのレイアウト例

## 8 デバイスおよびドキュメントのサポート

### 8.1 デバイスのサポート

#### 8.1.1 開発サポート

##### 8.1.1.1 TINA-TI™ (無料のダウンロード・ソフトウェア)

TINA™ は、SPICE エンジンに基づいた単純かつ強力な、使いやすい回路シミュレーション・プログラムです。TINA-TI は、TINA ソフトウェアのすべての機能を持つ無償バージョンで、パッシブ・モデルとアクティブ・モデルに加えて、マクロ・モデルのライブラリがプリロードされています。TINA-TI には、SPICE の標準的な DC 解析、過渡解析、周波数ドメイン解析などの全機能に加え、追加の設計機能が搭載されています。

TINA-TI は Analog eLab Design Center から無料でダウンロードでき、ユーザーが結果をさまざまな方法でフォーマットできる、広範な後処理機能を備えています。仮想計測器により、入力波形を選択し、回路ノード、電圧、および波形をプロブして、動的なクイック・スタート・ツールを作成できます。

#### 注

これらのファイルを使用するには、TINA ソフトウェア (DesignSoft™ から入手できます) または TINA-TI ソフトウェアがインストールされている必要があります。TINA-TI フォルダから、無料の TINA-TI ソフトウェアをダウンロードしてください。

##### 8.1.1.2 TI Precision Designs

OPAx991 はいくつかの TI Precision Designs に使用されており、これらは <http://www.ti.com/ww/en/analog/precision-designs/> からオンラインで入手できます。TI Precision Designs は、テキサス・インスツルメンツの高精度アナログ・アプリケーションの専門家により作成されたアナログ・ソリューションで、多くの有用な回路に関して、動作理論、コンポーネント選択、シミュレーション、完全な PCB 回路図とレイアウト、部品表、性能測定結果を提供します。

### 8.2 ドキュメントのサポート

#### 8.2.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『アナログ・エンジニア向け回路クックブック:アンプ』ソリューション・ガイド
- テキサス・インスツルメンツ、『AN-31 アンプ回路コレクション』アプリケーション・ノート
- テキサス・インスツルメンツ、『MUX 対応高精度オペアンプ』アプリケーション・ブリーフ
- テキサス・インスツルメンツ、『オペアンプの EMI 除去率』アプリケーション・レポート
- テキサス・インスツルメンツ、『相補型ペア入力段を持つオペアンプ』アプリケーション・ノート

### 8.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 8.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

### 8.5 商標

TINA-TI™ is a trademark of Texas Instruments, Inc and DesignSoft, Inc.

TINA™ and DesignSoft™ are trademarks of DesignSoft, Inc.  
 テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.  
 Bluetooth® is a registered trademark of Bluetooth SIG, Inc.  
 すべての商標は、それぞれの所有者に帰属します。

## 8.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

## 8.7 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

## 9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision G (October 2023) to Revision H (March 2024)	Page
• 5 ピン SC70 (DCK) および 6 ピン SOT-23 (DBV) パッケージからプレビューの注を削除.....	1
• OPA991SQDBVRQ1 の HBM ESD 定格を追加.....	6
• 「レイアウト例」セクションの回路図と VSSOP-8 (DGK) レイアウトを変更 .....	31
• 「レイアウト例」セクションに SC70 (DCK) レイアウトを追加 .....	31

Changes from Revision F (June 2023) to Revision G (October 2023)	Page
• データシート全体に 5 ピン SC70 (DCK) および 6 ピン SOT-23 (DBV) の情報を追加.....	1

Changes from Revision E (April 2023) to Revision F (June 2023)	Page
• TSSOP (8) パッケージのステータスをプレビューからアクティブに変更.....	1
• 「製品情報」表の形式を更新.....	1

Changes from Revision D (September 2021) to Revision E (April 2023)	Page
• 「パッケージ情報」表に TSSOP (8) パッケージを追加.....	1

Changes from Revision C (May 2021) to Revision D (September 2021)	Page
• 「製品情報」表の SOIC (14) パッケージからプレビューの注を削除 .....	1
• 「製品情報」表の SOT-23 (14) パッケージからプレビューの注を削除.....	1
• 「製品情報」表の SOIC (8) パッケージからプレビューの注を削除 .....	1
• 「製品情報」表の SOT-23 (5) パッケージからプレビューの注を削除 .....	1

Changes from Revision B (March 2021) to Revision C (May 2021)	Page
• 「製品情報」表の TSSOP (14) パッケージからプレビューの注を削除 .....	1

**Changes from Revision A (December 2020) to Revision B (March 2021)**

**Page**

- データシートのステータスを「事前情報」から「量産データ」に変更..... 1
- 「製品情報」表の VSSOP (8) パッケージからプレビューの注を削除..... 1

**Changes from Revision \* (March 2020) to Revision A (December 2020)**

**Page**

- ドキュメント全体にわたって表、図、相互参照の採番方法を更新..... 1
- 「アプリケーション」セクションのすべてのアプリケーションにリンクを追加..... 1
- 「概要」セクションの「製品情報」から SOT-23 (8) パッケージを削除..... 1
- 「概要」セクションの「製品情報」に SOT-23 (14) パッケージを追加..... 1
- 「仕様」セクションからグラフの表を削除 ..... 10

**10 メカニカル、パッケージ、および注文情報**

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスについて利用可能な最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated

**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
OPA2991QDGKRQ1	ACTIVE	VSSOP	DGK	8	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	27BT	<a href="#">Samples</a>
OPA2991QDRQ1	ACTIVE	SOIC	D	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O2991Q	<a href="#">Samples</a>
OPA2991QPWRQ1	ACTIVE	TSSOP	PW	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	OPA291	<a href="#">Samples</a>
OPA4991QDRQ1	ACTIVE	SOIC	D	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	OP4991QD	<a href="#">Samples</a>
OPA4991QDYRQ1	ACTIVE	SOT-23-THIN	DYY	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	OPA4991Q	<a href="#">Samples</a>
OPA4991QPWRQ1	ACTIVE	TSSOP	PW	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O4991Q	<a href="#">Samples</a>
OPA4991TQPWRQ1	ACTIVE	TSSOP	PW	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	O4991T	<a href="#">Samples</a>
OPA991QDBVRQ1	ACTIVE	SOT-23	DBV	5	3000	RoHS & Green	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 125	2JAF	<a href="#">Samples</a>
OPA991QDCKRQ1	ACTIVE	SC70	DCK	5	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1MR	<a href="#">Samples</a>
OPA991SQDBVRQ1	ACTIVE	SOT-23	DBV	6	3000	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 125	3BFH	<a href="#">Samples</a>

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSOLETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

<sup>(5)</sup> Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

<sup>(6)</sup> Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:**The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF OPA2991-Q1, OPA4991-Q1, OPA991-Q1 :**

- Catalog : [OPA2991](#), [OPA4991](#), [OPA991](#)
- Enhanced Product : [OPA4991-EP](#)


NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Enhanced Product - Supports Defense, Aerospace and Medical Applications

**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA2991QDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
OPA2991QDRQ1	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2991QPWRQ1	TSSOP	PW	8	3000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
OPA4991QDRQ1	SOIC	D	14	3000	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
OPA4991QDYRQ1	SOT-23-THIN	DYY	14	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
OPA4991QPWRQ1	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
OPA4991TQPWRQ1	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
OPA991QDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
OPA991QDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
OPA991QDCKRQ1	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
OPA991SQDBVRQ1	SOT-23	DBV	6	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA2991QDGKRQ1	VSSOP	DGK	8	2500	366.0	364.0	50.0
OPA2991QDRQ1	SOIC	D	8	3000	356.0	356.0	35.0
OPA2991QPWRQ1	TSSOP	PW	8	3000	356.0	356.0	35.0
OPA4991QDRQ1	SOIC	D	14	3000	356.0	356.0	35.0
OPA4991QDYRQ1	SOT-23-THIN	DYY	14	3000	336.6	336.6	31.8
OPA4991QPWRQ1	TSSOP	PW	14	3000	356.0	356.0	35.0
OPA4991TQPWRQ1	TSSOP	PW	14	3000	356.0	356.0	35.0
OPA991QDBVRQ1	SOT-23	DBV	5	3000	210.0	185.0	35.0
OPA991QDBVRQ1	SOT-23	DBV	5	3000	210.0	185.0	35.0
OPA991QDCKRQ1	SC70	DCK	5	3000	180.0	180.0	18.0
OPA991SQDBVRQ1	SOT-23	DBV	6	3000	210.0	185.0	35.0




# EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


# DGK0008A



# PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



**NOTES:**

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

# EXAMPLE BOARD LAYOUT


DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

# EXAMPLE STENCIL DESIGN

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE




SOLDER PASTE EXAMPLE  
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)


11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.




4224643/D 07/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
5. Reference JEDEC Registration MO-345, Variation AB




LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 20X



4224643/D 07/2024

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


D0014A



# PACKAGE OUTLINE

## SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

# EXAMPLE BOARD LAYOUT



D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


# DCK0005A



# PACKAGE OUTLINE

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214834/G 11/2024

**NOTES:**


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-203.
4. Support pin may differ or may not be present.
5. Lead width does not comply with JEDEC.
6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

# EXAMPLE BOARD LAYOUT


DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:18X



SOLDER MASK DETAILS

4214834/G 11/2024

NOTES: (continued)


- 7. Publication IPC-7351 may have alternate designs.
- 8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE  
BASED ON 0.125 THICK STENCIL  
SCALE: 18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.




D0008A

# PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:


1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

# EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON .005 INCH [0.125 MM] THICK STENCIL  
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


# DBV0006A



# PACKAGE OUTLINE

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



4214840/G 08/2024

## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Body dimensions do not include mold flash or protrusion. Mold flash and protrusion shall not exceed 0.25 per side.
4. Leads 1,2,3 may be wider than leads 4,5,6 for package orientation.
5. Reference JEDEC MO-178.

# EXAMPLE BOARD LAYOUT


DBV0006A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:15X



SOLDER MASK DETAILS

4214840/G 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DBV0006A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR




SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:15X

4214840/G 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



4220202/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT


PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


PW0008A



# PACKAGE OUTLINE

## TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4221848/A 02/2015

### NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153, variation AA.

# EXAMPLE BOARD LAYOUT


PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
SCALE:10X



SOLDER MASK DETAILS  
NOT TO SCALE

4221848/A 02/2015

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:10X

4221848/A 02/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、ます。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2025, Texas Instruments Incorporated