

ISO774x-Q1 車載用、高速、強化絶縁、4チャンネルのデジタル・アイソレータ

1 特長

- 車載アプリケーション認定済み
- 以下の結果で AEC-Q100 認定済み:
 - デバイス温度グレード 1: -40°C ~ 125°C の動作時周囲温度
- 機能安全対応
 - 機能安全システムの設計に役立つ資料を利用可能: [ISO7740-Q1](#)、[ISO7741-Q1](#)、[ISO7742-Q1](#)
- 100Mbps のデータレート
- 堅牢な絶縁バリア:
 - 1500V_{RMS} の動作電圧で 30 年を超える予測寿命
 - 最高 5700V_{RMS} の絶縁定格
 - 最高 12.8kV のサージ耐量
 - CMTI: $\pm 100\text{kV}/\mu\text{s}$ (代表値)
- 幅広い電源電圧範囲: 2.25V ~ 5.5V
- 2.25V から 5.5V への電圧変換
- デフォルト出力 High (ISO774x) と Low (ISO774xF) のオプション
- 低い消費電力: 1Mbps でチャンネルごとに標準値 1.5mA
- 小さい伝搬遅延: 標準値 10.7ns (5V 電源)
- 堅牢な電磁両立性 (EMC)
 - システムレベルでの ESD、EFT、サージ耐性
 - 絶縁バリアの両側で $\pm 8\text{kV}$ の IEC 61000-4-2 接触放電保護
 - 低い放射
- 超ワイド SOIC (DWW-16)、ワイド SOIC (DW-16)、QSOP (DBQ-16) のパッケージ オプション
- 安全関連認証:
 - DIN EN IEC 60747-17 (VDE 0884-17)
 - UL 1577 部品認定プログラム
 - IEC 61010-1、IEC 62368-1、IEC 60601-1、GB 4943.1 認証

2 アプリケーション

- ハイブリッド、電気自動車、およびパワートレイン システム (EV/HEV)
 - バッテリー管理システム (BMS)
 - オンボード チャージャ
 - トラクション インバータ
 - DC/DC コンバータ
 - インバータおよびモータ制御

パッケージ情報

部品番号 ⁽¹⁾	パッケージ	パッケージサイズ ⁽²⁾
ISO7730-Q1	DW (SOIC, 16)	10.30mm × 7.50mm
ISO7731-Q1	DBQ (SSOP, 16)	4.90mm × 3.90mm

- 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
- パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。

3 概要

ISO774x-Q1 車載用デバイスは、高性能、4チャンネルのデジタルアイソレータであり、UL 1577 準拠、5700V_{RMS} (DWW パッケージ)、5000V_{RMS} (DW パッケージ)、3000V_{RMS} (DBQ パッケージ) の絶縁定格を備えています。このファミリのデバイスの一部は、VDE、CSA、TUV、CQC に準拠した強化絶縁定格を備えています。


ISO774x-Q1 デバイスは、CMOS または LVCMOS デジタル I/O を絶縁しながら、低消費電力で高い電磁耐性と低い放射を実現します。それぞれの絶縁チャンネルにはロジック入力および出力バッファがあり、二重の容量性二酸化ケイ素 (SiO₂) 絶縁バリアによって分離されています。このデバイスにはイネーブルピンがあり、対応する出力を高インピーダンスにすることにより、マルチマスタ駆動アプリケーションに使用でき、また、消費電力を低減できます。ISO7740-Q1 デバイスはすべてが同じ方向の 4チャンネル、ISO7741-Q1 デバイスは 3つの順方向チャンネルと 1つの逆方向チャンネル、ISO7742-Q1 デバイスは 2つの順方向チャンネルと 2つの逆方向チャンネルを備えています。入力電源または入力信号が失われた場合のデフォルト出力は、接尾辞 F のないデバイスでは HIGH、接尾辞 F のあるデバイスでは LOW になります。詳細は「[デバイスの機能モード](#)」のセクションを参照してください。

パッケージ情報

部品番号 ⁽¹⁾	パッケージ	パッケージサイズ ⁽²⁾
ISO7741-Q1	DWW (SOIC, 16)	10.30mm × 14.0mm
ISO7740-Q1 ISO7741-Q1 ISO7742-Q1	DW (SOIC, 16) DBQ (SSOP, 16)	10.30mm × 7.50mm 4.90mm × 3.90mm

- 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
- パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。





V_{CCI} =入力電源、 V_{CCO} =出力電源
 $GNDI$ =入力グランド、 $GNDO$ =出力グランド

概略回路図

目次

1 特長.....	1	5.19 代表的特性.....	23
2 アプリケーション.....	1	6 パラメータ測定情報.....	25
3 概要.....	1	7 詳細説明.....	27
4 ピン構成および機能.....	3	7.1 概要.....	27
5 仕様.....	6	7.2 機能ブロック図.....	27
5.1 絶対最大定格.....	6	7.3 機能説明.....	28
5.2 ESD 定格.....	6	7.4 デバイスの機能モード.....	29
5.3 推奨動作条件.....	7	8 アプリケーションと実装.....	31
5.4 熱に関する情報.....	8	8.1 アプリケーション情報.....	31
5.5 電力定格.....	8	8.2 代表的なアプリケーション.....	31
5.6 絶縁仕様.....	9	8.3 電源に関する推奨事項.....	35
5.7 安全関連認証.....	11	8.4 レイアウト.....	36
5.8 安全限界値.....	11	9 デバイスおよびドキュメントのサポート.....	37
5.9 電気的特性— 5V 電源.....	13	9.1 ドキュメントのサポート.....	37
5.10 電源電流特性— 5V 電源.....	14	9.2 関連リンク.....	37
5.11 電気的特性— 3.3V 電源.....	15	9.3 ドキュメントの更新通知を受け取る方法.....	37
5.12 電源電流特性— 3.3V 電源.....	16	9.4 サポート・リソース.....	37
5.13 電気的特性— 2.5V 電源.....	17	9.5 商標.....	37
5.14 電源電流特性— 2.5V 電源.....	18	9.6 静電気放電に関する注意事項.....	37
5.15 スイッチング特性— 5V 電源.....	19	9.7 用語集.....	38
5.16 スイッチング特性— 3.3V 電源.....	20	10 改訂履歴.....	38
5.17 スイッチング特性— 2.5V 電源.....	21	11 メカニカル、パッケージ、および注文情報.....	39
5.18 絶縁特性曲線.....	22		

4 ピン構成および機能




図 4-1. ISO7740-Q1 DW および DBQ パッケージ 16 ピン SOIC-WB および QSOP 上面図




図 4-2. ISO7741-Q1 DWW、DW および DBQ パッケージ 16 ピン SOIC-Extra-WB、SOIC-WB および QSOP 上面図




図 4-3. ISO7742-Q1 DW および DBQ パッケージ 16 ピン SOIC-WB および QSOP 上面図

表 4-1. ピンの機能

名称	ピン			種類 ⁽¹⁾	説明
	ISO7740-Q1	ISO7741-Q1	ISO7742-Q1		
EN1	—	7	7	I	出力イネーブル 1。サイド 1 の出力ピンは、EN1 が HIGH またはオープン のときにイネーブル、EN1 が LOW のときは高インピーダンス状態になり ます。
EN2	10	10	10	I	出力イネーブル 2。サイド 2 の出力ピンは、EN2 が HIGH またはオープン のときにイネーブル、EN2 が LOW のときは高インピーダンス状態になり ます。
GND1	2	2	2	—	V _{CC1} のグランド接続
	8	8	8		
GND2	9	9	9	—	V _{CC2} のグランド接続
	15	15	15		
INA	3	3	3	I	入力、チャンネル A
INB	4	4	4	I	入力、チャンネル B
INC	5	5	12	I	入力、チャンネル C
IND	6	11	11	I	入力、チャンネル D
NC	7	—	—	—	未接続
OUTA	14	14	14	O	出力、チャンネル A
OUTB	13	13	13	O	出力、チャンネル B
OUTC	12	12	5	O	出力、チャンネル C
OUTD	11	6	6	O	出力、チャンネル D
V _{CC1}	1	1	1	—	電源、1 次側
V _{CC2}	16	16	16	—	電源、2 次側

(1) I = 入力、O = 出力

5 仕様

5.1 絶対最大定格

(1) を参照

		最小値	最大値	単位
V_{CC1}, V_{CC2}	電源電圧 (2)	-0.5	6	V
V	INx, OUTx, ENx の電圧	-0.5	$V_{CCX} + 0.5$ (3)	V
I_O	出力電流	-15	15	mA
T_J	接合部温度		150	°C
T_{stg}	保存温度	-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) 差動 I/O バス電圧を除くすべての電圧値は、ローカル グランド ピン (GND1 または GND2) を基準としており、ピーク電圧値です。
- (3) 最大電圧は 6V 以下である必要があります。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、AEC Q100-002 準拠 HBM ESD 分類レベル 3A (1)	±6000	V
		デバイス帯電モデル (CDM)、AEC Q100-011 V 準拠 CDM ESD 分類レベル C6	±1500	V
		IEC 61000-4-2 準拠の接触放電、絶縁バリア耐性試験 (2) (3)	±8000	V

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。
- (2) IEC 試験では、バリアのそれぞれの側にあるすべてのピンを互いに接続して 2 つの端子を持つデバイスを構成し、バリアをはさんで ESD 衝撃を印加します。
- (3) テストは、デバイスの固有接触放電能力を判定するため、気中または油中で実行されます。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V _{CC1} , V _{CC2}	電源電圧	2.25		5.5	V
V _{CC(UVLO+)}	電源電圧が上昇しているときの UVLO スレッショルド		2	2.25	V
V _{CC(UVLO-)}	電源電圧が下降しているときの UVLO スレッショルド	1.7	1.8		V
V _{HYS(UVLO)}	電源電圧 UVLO ヒステリシス	100	200		mV
I _{OH}	High レベル入力電流	V _{CCO} = 5V ⁽¹⁾		-4	mA
		V _{CCO} = 3.3V		-2	
		V _{CCO} = 2.5V		-1	
I _{OL}	Low レベル出力電流	V _{CCO} = 5V		4	mA
		V _{CCO} = 3.3V		2	
		V _{CCO} = 2.5V		1	
V _{IH}	High レベル入力電圧	0.7 × V _{CCI} ⁽¹⁾		V _{CCI}	V
V _{IL}	Low レベル入力電圧	0	0.3 × V _{CCI}		V
DR	データレート ⁽²⁾	0	100		Mbps
T _A	周囲温度	-40	25	125	°C

(1) V_{CCI} = 入力側 V_{CC}, V_{CCO} = 出力側 V_{CC}。

(2) より高いデータレートも可能ですが、100Mbps が最大データレートとして規定されています。

5.4 熱に関する情報

熱評価基準 (1)		ISO774x-Q1			単位
		DWW (SOIC)	DW (SOIC)	DBQ (QSOP)	
		16 ピン	16 ピン	16 ピン	
R _{θJA}	接合部から周囲への熱抵抗	58.3	83.4	109	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	21.4	46	54.4	°C/W
R _{θJB}	接合部から基板への熱抵抗	30.5	48	51.9	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	7.1	19.1	14.2	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	29.8	47.5	51.4	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	—	—	—	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

5.5 電力定格

パラメータ		テスト条件	最小値	標準値	最大値	単位
ISO7740-Q1						
P _D	最大消費電力 (両サイド)	V _{CC1} = V _{CC2} = 5.5V、T _J = 150°C、C _L = 15pF、50MHz 50% デューティ サイクルの方形波を入力			210	mW
P _{D1}	最大消費電力 (サイド 1)				45	mW
P _{D2}	最大消費電力 (サイド 2)				165	mW
ISO7741-Q1						
P _D	最大消費電力 (両サイド)	V _{CC1} = V _{CC2} = 5.5V、T _J = 150°C、C _L = 15pF、50MHz 50% デューティ サイクルの方形波を入力			210	mW
P _{D1}	最大消費電力 (サイド 1)				75	mW
P _{D2}	最大消費電力 (サイド 2)				135	mW
ISO7742-Q1						
P _D	最大消費電力 (両サイド)	V _{CC1} = V _{CC2} = 5.5V、T _J = 150°C、C _L = 15pF、50MHz 50% デューティ サイクルの方形波を入力			210	mW
P _{D1}	最大消費電力 (サイド 1)				105	mW
P _{D2}	最大消費電力 (サイド 2)				105	mW

5.6 絶縁仕様

パラメータ		テスト条件	値			単位
			DWW-16	DW-16	DBQ-16	
CLR	外部空間距離 ⁽¹⁾	空気を介した最短のピン間距離	>14.5	>8	>3.7	mm
CPG	外部沿面距離 ⁽¹⁾	パッケージ表面に沿った最短のピン間距離	>14.5	>8	>3.7	mm
DTI	絶縁物を介した距離	最小内部ギャップ (内部空間距離)	>21	>17	>17	μm
CTI	比較トラッキング インデックス	DIN EN 60112 (VDE 0303-11)、IEC 60112	>600	>600	>600	V
	材料グループ	IEC 60664-1 に準拠	I	I	I	
	IEC 60664-1 に準拠した過電圧カテゴリ	定格商用電源 V_{RMS} が 300V 以下	I-IV	I-IV	I-III	
		定格商用電源 V_{RMS} が 600V 以下	I-IV	I-IV	該当なし	
		定格商用電源 V_{RMS} が 1000V 以下	I-IV	I-III	該当なし	
DIN EN IEC 60747-17 (VDE 0884-17) ⁽²⁾						
V_{IORM}	最大反復ピーク絶縁電圧	AC 電圧 (バイポーラ)	2828	2121	566	V_{PK}
V_{IOWM}	最大動作絶縁電圧	AC 電圧、経時絶縁破壊 (TDDb) テスト、 セクション 8.2.3.1 を参照	2000	1500	400	V_{RMS}
		DC 電圧	2828	2121	566	V_{DC}
V_{IOTM}	最大過渡絶縁電圧	$V_{TEST} = V_{IOTM}$ 、 $t = 60s$ (認定) $V_{TEST} = 1.2 \times V_{IOTM}$ 、 $t = 1s$ (100% 出荷時)	8000	8000	4242	V_{PK}
V_{IMP}	最大インパルス電圧 ⁽³⁾	IEC 62368-1 に準拠し空気中でテスト、1.2/50μs の波形	9600	8000	4000	V_{PK}
V_{IOSM}	最大サージ絶縁電圧 ⁽⁴⁾	$V_{IOSM} \geq 1.3 \times V_{IMP}$ 、油中でテスト (認定)、1.2/50μs 波形、IEC 62368-1 に準拠	12800	12800	10000	V_{PK}
q_{pd}	見掛けの電荷 ⁽⁵⁾	メソッド a、入力 / 出力安全テスト サブグループ 2/3 による、 $V_{ini} = V_{IOTM}$ 、 $t_{ini} = 60s$ 、 $V_{pd(m)} = 1.2 \times V_{IORM}$ 、 $t_m = 10s$	≤ 5	≤ 5	≤ 5	pC
		メソッド a、環境テスト サブグループ 1 の後、 $V_{ini} = V_{IOTM}$ 、 $t_{ini} = 60s$ 、 $V_{pd(m)} = 1.6 \times V_{IORM}$ 、 $t_m = 10s$	≤ 5	≤ 5	≤ 5	
		メソッド b:ルーチン テスト (100% 出荷時) および事前条件設定 (タイプ テスト) $V_{ini} = 1.2 \times V_{IOTM}$ 、 $t_{ini} = 1s$ 、 $V_{pd(m)} = 1.875 \times V_{IORM}$ 、 $t_m = 1s$ (メソッド b1) または $V_{pd(m)} = V_{ini}$ 、 $t_m = t_{ini}$ (メソッド b2)	≤ 5	≤ 5	≤ 5	
C_{IO}	絶縁バリア容量、入力から出力へ ⁽⁶⁾	$V_{IO} = 0.4 \times \sin(2\pi ft)$ 、 $f = 1MHz$	$\cong 1$	$\cong 1$	$\cong 1$	pF
R_{IO}	絶縁抵抗 ⁽⁶⁾	$V_{IO} = 500V$ 、 $T_A = 25^\circ C$	$>10^{12}$	$>10^{12}$	$>10^{12}$	Ω
		$V_{IO} = 500V$ ($100^\circ C \leq T_A \leq 125^\circ C$ 時)	$>10^{11}$	$>10^{11}$	$>10^{11}$	
		$V_{IO} = 500V$ ($T_S = 150^\circ C$ 時)	$>10^9$	$>10^9$	$>10^9$	
	汚染度		2	2	2	
	耐候性カテゴリ		55/125/21	55/125/21	55/125/21	
UL 1577						
V_{ISO}	最大絶縁耐性電圧	$V_{TEST} = V_{ISO}$ 、 $t = 60s$ (認定)、 $V_{TEST} = 1.2 \times V_{ISO}$ 、 $t = 1s$ (100% 出荷時)	5700	5000	3000	V_{RMS}

- (1) 沿面距離および空間距離の要件は、アプリケーション個別の機器絶縁規格に従って適用する必要があります。沿面距離および空間距離を維持するために、プリント基板上でインレタの取り付けパッドによってこの距離が短くならないように注意して基板を設計する必要があります。場合によっては、プリント基板上の沿面距離と空間距離が等しくなります。プリント基板上にグループヤリブを設けるなどの技法を使用して、これらの仕様値を大きくすることができます。
- (2) この絶縁素子は、安全定格内の安全な電氣的絶縁のみに適しています。安全定格への準拠は、適切な保護回路によって保証する必要があります。

- (3) テストは、パッケージのサージ耐性を判定するため、空気中で実行されます。
- (4) テストは、絶縁バリアの固有サージ耐性を判定するため、油中で実行されます。
- (5) 見掛けの放電電荷とは、部分放電 (pd) により発生する放電です。
- (6) 絶縁バリアのそれぞれの側にあるすべてのピンを互いに接続して、2つの端子を持つデバイスを構成します。

5.7 安全関連認証

VDE	CSA	UL	CQC	TUV
DIN EN IEC 60747-17 (VDE 0884-17) による認証	IEC 62368-1 および IEC 60601-1 による認証	UL 1577 部品認定プログラムによる認証	GB 4943.1 による認証	EN 61010-1 および EN 62368-1 による認証
最大過渡絶縁電圧、8000V _{PK} (DWW-16、DW-16、強化) および 4242V _{PK} (DBQ-16)、最大反復ピーク絶縁電圧、2828V _{PK} (DWW-16、強化)、2121V _{PK} (DW-16、強化) および 566V _{PK} (DBQ-16) 最大サージ絶縁電圧、12800V _{PK} (DWW-16、DW-16、強化)、10000V _{PK} (DBQ-16)	CSA 62368-1 および IEC 62368-1 に準拠した強化絶縁、最大動作電圧 1450V _{RMS} (DWW-16)、600V _{RMS} (DW-16)、370V _{RMS} (DBQ-16) (汚染度 2、材料グループ I)、CSA 60601-1 および IEC 60601-1 に準拠した 2 MOPP (患者保護手段)、最大動作電圧 400V _{RMS} (DWW-16)、250V _{RMS} (DW-16)	DWW-16: シングル保護、5700V _{RMS} 、DW-16: シングル保護、5000V _{RMS} 、DBQ-16: シングル保護、3000 V _{RMS}	DWW-16: 強化絶縁、高度 ≤ 5000m、熱帯気候、最大動作電圧 1450V _{RMS} 、DW-16: 強化絶縁、高度 ≤ 5000m、熱帯気候、最大動作電圧 700V _{RMS} 、DBQ-16: 基本絶縁、高度 ≤ 5000m、熱帯気候、最大動作電圧 400V _{RMS}	EN 61010-1 に準拠した、5700V _{RMS} (DWW-16)、5000V _{RMS} (DW-16)、3000V _{RMS} (DBQ-16) の強化絶縁、最大動作電圧 1000V _{RMS} (DWW-16)、600V _{RMS} (DW-16)、300V _{RMS} (DBQ-16)、EN 62368-1 に準拠した、5700V _{RMS} (DWW-16)、5000V _{RMS} (DW-16)、3000V _{RMS} (DBQ-16) の強化絶縁、最大動作電圧 1450V _{RMS} (DWW-16)、600V _{RMS} (DW-16)、370V _{RMS} (DBQ-16)
強化認証: 40040142	マスタ契約書番号: 220991	ファイル番号: E181974	認証書番号: CQC15001121716 (DWx-16) CQC18001199097 (DBQ-16)	顧客 ID 番号: 77311

5.8 安全限界値

安全限界値⁽¹⁾の目的は、入力または出力回路の故障による絶縁バリアの損傷の可能性を最小限に抑えることです。I/O 回路の故障により、グラウンドあるいは電源との抵抗が低くなる場合があります。電流制限がないと、チップがオーバーヒートして絶縁バリアが破壊されるほどの大電力が消費され、ひいてはシステムの 2 次故障に到る可能性があります。

パラメータ		テスト条件	最小値	標準値	最大値	単位
DWW-16 パッケージ						
I _s	安全入力、出力、または電源電流	R _{θJA} = 58.3°C/W、V _I = 5.5V、T _J = 150°C、T _A = 25°C、 図 5-1 を参照			390	mA
		R _{θJA} = 58.3°C/W、V _I = 3.6V、T _J = 150°C、T _A = 25°C、 図 5-1 を参照			596	mA
		R _{θJA} = 58.3°C/W、V _I = 2.75 V、T _J = 150°C、T _A = 25°C、 図 5-1 を参照			780	mA
P _s	安全入力、出力、または合計電力	R _{θJA} = 58.3°C/W、T _J = 150°C、T _A = 25°C、 図 5-4 を参照			2144	mW
T _s	最高安全温度				150	°C
DW-16 パッケージ						
I _s	安全入力、出力、または電源電流	R _{θJA} = 83.4°C/W、V _I = 5.5V、T _J = 150°C、T _A = 25°C、 図 5-2 を参照			273	mA
		R _{θJA} = 83.4°C/W、V _I = 3.6 V、T _J = 150°C、T _A = 25°C、 図 5-2 を参照			416	
		R _{θJA} = 83.4°C/W、V _I = 2.75V、T _J = 150°C、T _A = 25°C、 図 5-2 を参照			545	
P _s	安全入力、出力、または合計電力	R _{θJA} = 83.4°C/W、T _J = 150°C、T _A = 25°C、 図 5-5 を参照			1499	mW
T _s	最高安全温度				150	°C
DBQ-16 パッケージ						

安全限界値⁽¹⁾の目的は、入力または出力回路の故障による絶縁バリアの損傷の可能性を最小限に抑えることです。I/O回路の故障により、グランドあるいは電源との抵抗が低くなる場合があります。電流制限がないと、チップがオーバーヒートして絶縁バリアが破壊されるほどの大電力が消費され、ひいてはシステムの2次故障に到る可能性があります。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I _S	安全入力、出力、または電源電流	R _{θJA} = 109°C/W、V _I = 5.5V、T _J = 150°C、T _A = 25°C、 図 5-3 を参照			209	mA
		R _{θJA} = 109°C/W、V _I = 3.6 V、T _J = 150°C、T _A = 25°C、 図 5-3 を参照			319	
		R _{θJA} = 109°C/W、V _I = 2.75V、T _J = 150°C、T _A = 25°C、 図 5-3 を参照			417	
P _S	安全入力、出力、または合計電力	R _{θJA} = 109°C/W、T _J = 150°C、T _A = 25°C、 図 5-6 を参照			1147	mW
T _S	最高安全温度				150	°C

(1) 最高安全温度 T_S は、本デバイスに規定された最大接合部温度 T_J と同じ値です。I_S および P_S パラメータはそれぞれ安全電流と安全電力を表します。I_S および P_S の最大限界値を超過してはなりません。これらの限界値は、周囲温度 T_A によって異なります。

[セクション 5.4](#)にある接合部から空気への熱抵抗 R_{θJA} は、リード付き表面実装パッケージ向けの High-K テストボードに実装されたデバイスの数値です。これらの式を使って各パラメータの値を計算します。

T_J = T_A + R_{θJA} × P、ここで P は本デバイスで消費される電力です。

T_{J(max)} = T_S = T_A + R_{θJA} × P_S、ここで T_{J(max)} は最大許容接合部温度です。

P_S = I_S × V_I、ここで V_I は最大入力電圧です。

5.9 電気的特性— 5V 電源

$V_{CC1} = V_{CC2} = 5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{OH}	High レベル出力電圧	$I_{OH} = -4mA$ 、 図 6-1 を参照	$V_{CCO} - 0.4$ ⁽¹⁾	4.8		V
V_{OL}	Low レベル出力電圧	$I_{OL} = 4 mA$ 、 図 6-1 を参照		0.2	0.4	V
$V_{IT+(IN)}$	立ち上がり入力のスイッチング スレッショルド			$0.6 \times V_{CCI}$	$0.7 \times V_{CCI}$	V
$V_{IT-(IN)}$	立ち下がり入力のスイッチング スレッショルド		$0.3 \times V_{CCI}$	$0.4 \times V_{CCI}$		V
$V_{I(HYS)}$	入力スレッショルド電圧のヒステリシス		$0.1 \times V_{CCI}$	$0.2 \times V_{CCI}$		V
I_{IH}	High レベル入力電流	INx で $V_{IH} = V_{CCI}$ ⁽¹⁾			10	μA
I_{IL}	Low レベル入力電流	INx で $V_{IL} = 0V$	-10			μA
I_{IH}	High レベル入力電流	ENx で $V_{IH} = V_{CCI}$ ⁽¹⁾			20	μA
I_{IL}	Low レベル入力電流	ENx で $V_{IL} = 0V$	-20			μA
CMTI	同相過渡耐性	$V_I = V_{CCI}$ または $0V$ 、 $V_{CM} = 1200V$ 、 図 6-4 を参照	85	100		kV/ μs
C_i	入力容量 ⁽²⁾	$V_I = V_{CC}/2 + 0.4 \times \sin(2\pi ft)$ 、 $f = 1 MHz$ 、 $V_{CC} = 5 V$		2		pF

(1) $V_{CCI} =$ 入力側 V_{CC} 、 $V_{CCO} =$ 出力側 V_{CC}

(2) 入力ピンから同じ側のグランドまで測定。

5.10 電源電流特性— 5V 電源

 $V_{CC1} = V_{CC2} = 5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ	テスト条件	電源電流	最小値	標準値	最大値	単位	
ISO7740-Q1							
電源電流 - ディセーブル	EN2 = 0V, $V_I = V_{CC1}$ ⁽¹⁾ (ISO7740-Q1)、 $V_I = 0V$ (ISO7740-Q1, F 接尾辞付き)	I_{CC1}		1.2	2.3	mA	
		I_{CC2}		0.3	0.8		
	EN2 = 0V, $V_I = 0V$ ⁽¹⁾ (ISO7740-Q1)、 $V_I = V_{CC1}$ (ISO7740-Q1, F 接尾辞付き)	I_{CC1}		5.5	7.8		
		I_{CC2}		0.3	0.8		
電源電流 - DC 信号	EN2 = V_{CC2} , $V_I = V_{CC1}$ ⁽¹⁾ (ISO7740-Q1)、 $V_I = 0V$ (ISO7740-Q1, F 接尾辞付き)	I_{CC1}		1.2	2.3		
		I_{CC2}		2	3.6		
	EN2 = V_{CC2} , $V_I = 0V$ (ISO7740-Q1)、 $V_I = V_{CC1}$ (ISO7740-Q1, F 接尾辞付き)	I_{CC1}		5.5	7.8		
		I_{CC2}		2.2	3.9		
電源電流 - AC 信号	すべてのチャンネルが方形波クロック入 力でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}		3.3	4.7	
			I_{CC2}		2.3	4	
		10Mbps	I_{CC1}		3.4	4.9	
			I_{CC2}		4.2	6.4	
		100Mbps	I_{CC1}		3.8	6.6	
			I_{CC2}		22.7	29.5	
ISO7741-Q1							
電源電流 - ディセーブル	EN1 = EN2 = 0V, $V_I = V_{CC1}$ (ISO7741-Q1)、 $V_I = 0V$ (ISO7741-Q1, F 接尾辞付き)	I_{CC1}		1	2.2	mA	
		I_{CC2}		0.8	1.6		
	EN1 = EN2 = 0V, $V_I = 0V$ (ISO7741-Q1)、 $V_I = V_{CC1}$ (ISO7741-Q1, F 接尾辞付き)	I_{CC1}		4.3	6.3		
		I_{CC2}		1.8	2.8		
電源電流 - DC 信号	EN1 = EN2 = V_{CC1} , $V_I = V_{CC1}$ ⁽¹⁾ (ISO7741-Q1)、 $V_I = 0V$ (ISO7741-Q1, F 接尾辞付き)	I_{CC1}		1.5	2.9		
		I_{CC2}		2	3.7		
	EN1 = EN2 = V_{CC1} , $V_I = 0V$ (ISO7741-Q1)、 $V_I = V_{CC1}$ (ISO7741-Q1, F 接尾辞付き)	I_{CC1}		4.8	6.8		
		I_{CC2}		3.2	5.2		
電源電流 - AC 信号	すべてのチャンネルが方形波クロック入 力でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}		3.2	4.8	
			I_{CC2}		2.8	4.6	
		10Mbps	I_{CC1}		3.7	5.5	
			I_{CC2}		4.2	6.4	
		100Mbps	I_{CC1}		8.6	12.5	
			I_{CC2}		18	24	
ISO7742-Q1							
電源電流 - ディセーブル	EN1 = EN2 = 0V, $V_I = V_{CC1}$ ⁽¹⁾ (ISO7742-Q1)、 $V_I = 0V$ (ISO7742-Q1, F 接尾辞付き)	I_{CC1} , I_{CC2}		0.9	2	mA	
	EN1 = EN2 = 0V, $V_I = 0V$ ⁽¹⁾ (ISO7742-Q1)、 $V_I = V_{CC1}$ (ISO7742-Q1, F 接尾辞付き)	I_{CC1} , I_{CC2}		3	4.6		
電源電流 - DC 信号	EN1 = EN2 = V_{CC1} , $V_I = V_{CC1}$ ⁽¹⁾ (ISO7742-Q1)、 $V_I = 0V$ (ISO7742-Q1, F 接尾辞付き)	I_{CC1} , I_{CC2}		1.7	3.5		
	EN1 = EN2 = V_{CC1} , $V_I = 0V$ (ISO7742-Q1)、 $V_I = V_{CC1}$ (ISO7742-Q1, F 接尾辞付き)	I_{CC1} , I_{CC2}		4	6		
電源電流 - AC 信号	すべてのチャンネルが方形波クロック入 力でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1} , I_{CC2}		3		4.9
		10Mbps	I_{CC1} , I_{CC2}		4		6
		100Mbps	I_{CC1} , I_{CC2}		13.4	18.3	

 (1) V_{CC1} = 入力側 V_{CC}

5.11 電気的特性— 3.3V 電源

$V_{CC1} = V_{CC2} = 3.3V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{OH}	High レベル出力電圧	$I_{OH} = -2mA$ 、 図 6-1 を参照	$V_{CCO} - 0.3$ ⁽¹⁾	3.2		V
V_{OL}	Low レベル出力電圧	$I_{OL} = 2 mA$ 、 図 6-1 を参照		0.1	0.3	V
$V_{IT+(IN)}$	立ち上がり入力のスウィッチング スレッショルド			$0.6 \times V_{CCI}$	$0.7 \times V_{CCI}$ ⁽¹⁾	V
$V_{IT-(IN)}$	立ち下がり入力のスウィッチング スレッショルド		$0.3 \times V_{CCI}$	$0.4 \times V_{CCI}$		V
$V_{I(HYS)}$	入力スレッショルド電圧のヒステリシス		$0.1 \times V_{CCI}$	$0.2 \times V_{CCI}$		V
I_{IH}	High レベル入力電流	INx で $V_{IH} = V_{CCI}$ ⁽¹⁾			10	μA
I_{IL}	Low レベル入力電流	INx で $V_{IL} = 0V$	-10			μA
I_{IH}	High レベル入力電流	ENx で $V_{IH} = V_{CCI}$ ⁽¹⁾			30	μA
I_{IL}	Low レベル入力電流	ENx で $V_{IL} = 0V$	-30			μA
CMTI	同相過渡耐性	$V_I = V_{CCI}$ または $0V$ 、 $V_{CM} = 1200V$ 、 図 6-4 を参照	85	100		kV/ μs

(1) $V_{CCI} =$ 入力側 V_{CC} 、 $V_{CCO} =$ 出力側 V_{CC}

5.12 電源電流特性— 3.3V 電源

 $V_{CC1} = V_{CC2} = 3.3V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ	テスト条件	電源電流	最小値	標準値	最大値	単位	
ISO7740-Q1							
電源電流 - ディセーブル	EN2 = 0V、 $V_I = V_{CC1}$ ⁽¹⁾ (ISO7740-Q1)、 $V_I = 0V$ (ISO7740-Q1、F 接尾辞付き)	I_{CC1}		1.2	2.3	mA	
		I_{CC2}		0.3	0.7		
	EN2 = 0V、 $V_I = 0V$ ⁽¹⁾ (ISO7740-Q1)、 $V_I = V_{CC1}$ (ISO7740-Q1、F 接尾辞付き)	I_{CC1}		5.5	7.8		
		I_{CC2}		0.3	0.7		
電源電流 - DC 信号	EN2 = V_{CC2} 、 $V_I = V_{CC1}$ ⁽¹⁾ (ISO7740-Q1)、 $V_I = 0V$ (ISO7740-Q1、F 接尾辞付き)	I_{CC1}		1.2	2.2		
		I_{CC2}		1.9	3.6		
	EN2 = V_{CC2} 、 $V_I = 0V$ (ISO7740-Q1)、 $V_I = V_{CC1}$ (ISO7740-Q1、F 接尾辞付き)	I_{CC1}		5.5	7.8		
		I_{CC2}		2.2	3.9		
電源電流 - AC 信号	すべてのチャンネルが方形波クロック入 力でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}		3.3	4.7	
			I_{CC2}		2.2	3.9	
		10Mbps	I_{CC1}		3.4	4.7	
			I_{CC2}		3.6	5.6	
		100Mbps	I_{CC1}		3.3	5.7	
			I_{CC2}		17	22.3	
ISO7741-Q1							
電源電流 - ディセーブル	EN1 = EN2 = 0V、 $V_I = V_{CC1}$ (ISO7741-Q1)、 $V_I = 0V$ (ISO7741-Q1、F 接尾辞付き)	I_{CC1}		1	2.1	mA	
		I_{CC2}		0.8	1.5		
	EN1 = EN2 = 0V、 $V_I = 0V$ (ISO7741-Q1)、 $V_I = V_{CC1}$ (ISO7741-Q1、F 接尾辞付き)	I_{CC1}		4.3	6.3		
		I_{CC2}		1.9	2.7		
電源電流 - DC 信号	EN1 = EN2 = V_{CC1} 、 $V_I = V_{CC1}$ ⁽¹⁾ (ISO7741-Q1)、 $V_I = 0V$ (ISO7741-Q1、F 接尾辞付き)	I_{CC1}		1.5	2.8		
		I_{CC2}		2	3.7		
	EN1 = EN2 = V_{CC1} 、 $V_I = 0V$ (ISO7741-Q1)、 $V_I = V_{CC1}$ (ISO7741-Q1、F 接尾辞付き)	I_{CC1}		4.8	6.8		
		I_{CC2}		3.2	5.1		
電源電流 - AC 信号	すべてのチャンネルが方形波クロック入 力でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}		3.2	4.7	
			I_{CC2}		2.7	4.5	
		10Mbps	I_{CC1}		3.5	5.2	
			I_{CC2}		3.7	5.8	
		100Mbps	I_{CC1}		6.8	10	
			I_{CC2}		13.7	18.6	
ISO7742-Q1							
電源電流 - ディセーブル	EN1 = EN2 = 0V、 $V_I = V_{CC1}$ ⁽¹⁾ (ISO7742-Q1)、 $V_I = 0V$ (ISO7742-Q1、F 接尾辞付き)	I_{CC1} 、 I_{CC2}		0.9	2	mA	
	EN1 = EN2 = 0V、 $V_I = 0V$ ⁽¹⁾ (ISO7742-Q1)、 $V_I = V_{CC1}$ (ISO7742-Q1、F 接尾辞付き)	I_{CC1} 、 I_{CC2}		3	4.6		
電源電流 - DC 信号	EN1 = EN2 = V_{CC1} 、 $V_I = V_{CC1}$ ⁽¹⁾ (ISO7742-Q1)、 $V_I = 0V$ (ISO7742-Q1、F 接尾辞付き)	I_{CC1} 、 I_{CC2}		1.7	3.4		
	EN1 = EN2 = V_{CC1} 、 $V_I = 0V$ (ISO7742-Q1)、 $V_I = V_{CC1}$ (ISO7742-Q1、F 接尾辞付き)	I_{CC1} 、 I_{CC2}		4	5.9		
電源電流 - AC 信号	すべてのチャンネルが方形波クロック入 力でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1} 、 I_{CC2}		2.9		4.8
		10Mbps	I_{CC1} 、 I_{CC2}		3.6		5.6
		100Mbps	I_{CC1} 、 I_{CC2}		10.3	14.4	

 (1) V_{CC1} = 入力側 V_{CC}

5.13 電気的特性— 2.5V 電源

$V_{CC1} = V_{CC2} = 2.5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{OH}	High レベル出力電圧	$I_{OH} = -1mA$ 、 図 6-1 を参照	$V_{CCO} - 0.2^{(1)}$	2.45		V
V_{OL}	Low レベル出力電圧	$I_{OL} = 1 mA$ 、 図 6-1 を参照		0.05	0.2	V
$V_{IT+(IN)}$	立ち上がり入力のスウィッチング スレッショルド			$0.6 \times V_{CCI}$	$0.7 \times V_{CCI}$	V
$V_{IT-(IN)}$	立ち下がり入力のスウィッチング スレッショルド		$0.3 \times V_{CCI}$	$0.4 \times V_{CCI}$		V
$V_{I(HYS)}$	入力スレッショルド電圧のヒステリシス		$0.1 \times V_{CCI}$	$0.2 \times V_{CCI}$		V
I_{IH}	High レベル入力電流	INx で $V_{IH} = V_{CCI}^{(1)}$			10	μA
I_{IL}	Low レベル入力電流	INx で $V_{IL} = 0V$	-10			μA
I_{IH}	High レベル入力電流	ENx で $V_{IH} = V_{CCI}^{(1)}$			30	μA
I_{IL}	Low レベル入力電流	ENx で $V_{IL} = 0V$	-30			μA
CMTI	同相過渡耐性	$V_I = V_{CCI}$ または $0V$ 、 $V_{CM} = 1200V$ 、 図 6-4 を参照	85	100		kV/ μs

(1) $V_{CCI} =$ 入力側 V_{CC} 、 $V_{CCO} =$ 出力側 V_{CC}

5.14 電源電流特性— 2.5V 電源

$V_{CC1} = V_{CC2} = 2.5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ	テスト条件	電源電流	最小値	標準値	最大値	単位	
ISO7740-Q1							
電源電流 - ディセーブル	EN2 = 0V, $V_I = V_{CC1}$ ⁽¹⁾ (ISO7740-Q1)、 $V_I = 0V$ (ISO7740-Q1, F 接尾辞付き)	I_{CC1}		1.2	2.2	mA	
		I_{CC2}		0.3	0.7		
	EN2 = 0V, $V_I = 0V$ ⁽¹⁾ (ISO7740-Q1)、 $V_I = V_{CC1}$ (ISO7740-Q1, F 接尾辞付き)	I_{CC1}		5.5	7.8		
		I_{CC2}		0.3	0.7		
電源電流 - DC 信号	EN2 = V_{CC2} , $V_I = V_{CC1}$ ⁽¹⁾ (ISO7740-Q1)、 $V_I = 0V$ (ISO7740-Q1, F 接尾辞付き)	I_{CC1}		1.2	2.2		
		I_{CC2}		1.9	3.6		
	EN2 = V_{CC2} , $V_I = 0V$ (ISO7740-Q1)、 $V_I = V_{CC1}$ (ISO7740-Q1, F 接尾辞付き)	I_{CC1}		5.4	7.8		
		I_{CC2}		2.2	3.9		
電源電流 - AC 信号	すべてのチャンネルが方形波クロック 入力でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}		3.3	4.7	
			I_{CC2}		2.2	3.9	
		10Mbps	I_{CC1}		3.4	4.8	
			I_{CC2}		3.2	5.1	
		100Mbps	I_{CC1}		3.2	5.5	
			I_{CC2}		13	17.7	
ISO7741-Q1							
電源電流 - ディセーブル	EN1 = EN2 = 0V, $V_I = V_{CC1}$ (ISO7741-Q1)、 $V_I = 0V$ (ISO7741-Q1, F 接尾辞付き)	I_{CC1}		1	2.2	mA	
		I_{CC2}		0.8	2.8		
	EN1 = EN2 = 0V, $V_I = 0V$ (ISO7741-Q1)、 $V_I = V_{CC1}$ (ISO7741-Q1, F 接尾辞付き)	I_{CC1}		4.3	6.3		
		I_{CC2}		1.8	2.8		
電源電流 - DC 信号	EN1 = EN2 = V_{CC1} , $V_I = V_{CC1}$ ⁽¹⁾ (ISO7741-Q1)、 $V_I = 0V$ (ISO7741-Q1, F 接尾辞付き)	I_{CC1}		1.4	2.9		
		I_{CC2}		2	3.9		
	EN1 = EN2 = V_{CC1} , $V_I = 0V$ (ISO7741-Q1)、 $V_I = V_{CC1}$ (ISO7741-Q1, F 接尾辞付き)	I_{CC1}		4.7	6.8		
		I_{CC2}		3.2	5.21		
電源電流 - AC 信号	すべてのチャンネルが方形波クロック 入力でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}		3.1	4.8	
			I_{CC2}		2.7	4.7	
		10Mbps	I_{CC1}		3.4	5.2	
			I_{CC2}		3.5	5.64	
		100Mbps	I_{CC1}		5.6	8.7	
			I_{CC2}		10.8	15	
ISO7742-Q1							
電源電流 - ディセーブル	EN1 = EN2 = 0V, $V_I = V_{CC1}$ ⁽¹⁾ (ISO7742-Q1)、 $V_I = 0V$ (ISO7742-Q1, F 接尾辞付き)	I_{CC1} , I_{CC2}		0.9	1.9	mA	
		I_{CC1} , I_{CC2}		3	4.6		
電源電流 - DC 信号	EN1 = EN2 = V_{CC1} , $V_I = V_{CC1}$ ⁽¹⁾ (ISO7742-Q1)、 $V_I = 0V$ (ISO7742-Q1, F 接尾辞付き)	I_{CC1} , I_{CC2}		1.7	3.4		
		I_{CC1} , I_{CC2}		4	5.9		
電源電流 - AC 信号	すべてのチャンネルが方形波クロック 入力でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1} , I_{CC2}		2.9		4.7
		10Mbps	I_{CC1} , I_{CC2}		3.4		5.4
		100Mbps	I_{CC1} , I_{CC2}		8.3	11.9	

(1) V_{CC1} = 入力側 V_{CC}

5.15 スイッチング特性— 5V 電源

$V_{CC1} = V_{CC2} = 5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{PLH} , t_{PHL}	伝搬遅延時間	図 6-1 を参照	6	10.7	17	ns
PWD	パルス幅歪み ⁽¹⁾ ($t_{PHL} - t_{PLH}$)					
$t_{sk(o)}$	チャンネル間の出力スキュー時間 ⁽²⁾	同方向チャンネル			4	ns
$t_{sk(pp)}$	部品間のスキュー時間 ⁽³⁾				4.4	ns
t_r	出力信号の立ち上がり時間	図 6-1 を参照		2.4	3.9	ns
t_f	出力信号の立ち下がり時間					
t_{PHZ}	ディセーブルの伝搬遅延、出力 High から高インピーダンスへ	図 6-2 を参照してください		9	22	ns
t_{PLZ}	ディセーブルの伝搬遅延、出力 Low から高インピーダンスへ					
t_{PZH}	イネーブルの伝搬遅延、高インピーダンスから出力 High へ (ISO774x)					
	イネーブルの伝搬遅延、高インピーダンスから出力 High へ (ISO774x, F 接尾辞付き)					
t_{PZL}	イネーブルの伝搬遅延、高インピーダンスから出力 Low へ (ISO774x)					
	イネーブルの伝搬遅延、高インピーダンスから出力 Low へ (ISO774x, F 接尾辞付き)					
t_{DO}	入力電源喪失からデフォルト出力までの遅延時間	V_{CC} が 1.7V を下回った時点から測定。図 6-4 を参照してください		0.1	0.3	μ s
t_{ie}	タイム インターバル エラー	100Mbps で 2 ¹⁶ - 1 PRBS データ		0.8		ns

- (1) 別名パルス スキュー。
(2) $t_{sk(o)}$ は、1 つのデバイスについて、すべての駆動入力を相互に接続し、同方向に出力をスイッチングし、同じ負荷を駆動するときの複数の出力間のスキューです。
(3) $t_{sk(pp)}$ は、同一の電源電圧、温度、入力信号、負荷で動作する異なるデバイスについて、同方向にスイッチングするときの任意の端子間での伝搬遅延時間の差です。

5.16 スイッチング特性— 3.3V 電源

$V_{CC1} = V_{CC2} = 3.3V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{PLH} , t_{PHL}	伝搬遅延時間	図 6-1 を参照	6	11	18.5	ns
PWD	パルス幅歪み ⁽¹⁾ $ t_{PHL} - t_{PLH} $		0.1	5.9	ns	
$t_{sk(o)}$	チャンネル間の出力スキュー時間 ⁽²⁾	同方向チャンネル			4.4	ns
$t_{sk(pp)}$	部品間のスキュー時間 ⁽³⁾				5	ns
t_r	出力信号の立ち上がり時間	図 6-1 を参照		1.3	3	ns
t_f	出力信号の立ち下がり時間		1.3	3	ns	
t_{PHZ}	ディセーブルの伝搬遅延、出力 High から高インピーダンスへ	図 6-2 を参照		17	31	ns
t_{PLZ}	ディセーブルの伝搬遅延、出力 Low から高インピーダンスへ		17	30	ns	
t_{PZH}	イネーブルの伝搬遅延、高インピーダンスから出力 High へ (ISO774x)		17	30	ns	
	イネーブルの伝搬遅延、高インピーダンスから出力 High へ (ISO774x, F 接尾辞付き)		3.2	8.5	μ s	
t_{PZL}	イネーブルの伝搬遅延、高インピーダンスから出力 Low へ (ISO774x)		3.2	8.5	μ s	
	イネーブルの伝搬遅延、高インピーダンスから出力 Low へ (ISO774x, F 接尾辞付き)		17	30	ns	
t_{DO}	入力電源喪失からデフォルト出力までの遅延時間	V_{CC} が 1.7V を下回った時点から測定。図 6-4 を参照してください	0.1	0.3	μ s	
t_{ie}	タイム インターバル エラー	100Mbps で 2 ¹⁶ - 1 PRBS データ	0.9		ns	

- (1) 別名パルス スキュー。
 (2) $t_{sk(o)}$ は、1 つのデバイスについて、すべての駆動入力を相互に接続し、同方向に出力をスイッチングし、同じ負荷を駆動するときの複数の出力間のスキューです。
 (3) $t_{sk(pp)}$ は、同一の電源電圧、温度、入力信号、負荷で動作する異なるデバイスについて、同方向にスイッチングするときの任意の端子間での伝搬遅延時間の差です。

5.17 スイッチング特性— 2.5V 電源

$V_{CC1} = V_{CC2} = 2.5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{PLH} , t_{PHL}	伝搬遅延時間	図 6-1 を参照	7.5	12	21	ns
PWD	パルス幅歪み ⁽¹⁾ $ t_{PHL} - t_{PLH} $		0.2	5.9	ns	
$t_{sk(o)}$	チャンネル間の出力スキュー時間 ⁽²⁾	同方向チャンネル			4.4	ns
$t_{sk(pp)}$	部品間のスキュー時間 ⁽³⁾				5.3	ns
t_r	出力信号の立ち上がり時間	図 6-1 を参照		1	3.5	ns
t_f	出力信号の立ち下がり時間		1	3.5	ns	
t_{PHZ}	ディセーブルの伝搬遅延、出力 High から高インピーダンスへ	図 6-2 を参照		22	41	ns
t_{PLZ}	ディセーブルの伝搬遅延、出力 Low から高インピーダンスへ		22	40	ns	
t_{PZH}	イネーブルの伝搬遅延、高インピーダンスから出力 High へ (ISO774x)		18	40	ns	
	イネーブルの伝搬遅延、高インピーダンスから出力 High へ (ISO774x, F 接尾辞付き)		3.3	8.5	μ s	
t_{PZL}	イネーブルの伝搬遅延、高インピーダンスから出力 Low へ (ISO774x)		3.3	8.5	μ s	
	イネーブルの伝搬遅延、高インピーダンスから出力 Low へ (ISO774x, F 接尾辞付き)		18	40	ns	
t_{DO}	入力電源喪失からデフォルト出力までの遅延時間	V_{CC} が 1.7V を下回った時点から測定。図 6-4 を参照してください	0.1	0.3	μ s	
t_{ie}	タイム インターバル エラー	100Mbps で 2 ¹⁶ - 1 PRBS データ	0.7		ns	

- (1) 別名パルス スキュー。
- (2) $t_{sk(o)}$ は、1 つのデバイスについて、すべての駆動入力を相互に接続し、同方向に出力をスイッチングし、同じ負荷を駆動するときの複数の出力間のスキューです。
- (3) $t_{sk(pp)}$ は、同一の電源電圧、温度、入力信号、負荷で動作する異なるデバイスについて、同方向にスイッチングするときの任意の端子間での伝搬遅延時間の差です。

5.18 絶縁特性曲線




図 5-1. DW-16 パッケージでの安全限界電流の熱特性低下曲線




図 5-2. DW-16 パッケージでの安全限界電流の熱特性低下曲線




図 5-3. DBQ-16 パッケージでの安全限界電流の熱特性低下曲線




図 5-4. DW-16 パッケージでの安全限界電力の熱特性低下曲線




図 5-5. DW-16 パッケージでの安全限界電力の熱特性低下曲線




図 5-6. DBQ-16 パッケージでの安全限界電力の熱特性低下曲線

5.19 代表的特性




図 5-7. ISO7740-Q1 の電源電流とデータ レートとの関係 (15pF 負荷時)




図 5-8. ISO7740-Q1 の消費電流とデータ レートとの関係 (無負荷時)




図 5-9. ISO7741-Q1 の電源電流とデータ レートとの関係 (15pF 負荷時)




図 5-10. ISO7741-Q1 の消費電流とデータ レートとの関係 (無負荷時)




図 5-11. ISO7742-Q1 の電源電流とデータ レートとの関係 (15pF 負荷時)




図 5-12. ISO7742-Q1 の消費電流とデータ レートとの関係 (無負荷時)




図 5-13. High レベル出力電圧と High レベル出力電流との関係




図 5-14. Low レベル出力電圧と Low レベル出力電流との関係




図 5-15. 電源低電圧スレッシュホールドと周囲温度との関係






図 5-16. 伝搬遅延時間と周囲温度との関係

6 パラメータ測定情報




- A. 入力パルスは、以下の特性を持つジェネレータから供給されます。PRR ≤ 50kHz、50% デューティサイクル、 $t_r \leq 3\text{ns}$ 、 $t_f \leq 3\text{ns}$ 、 $Z_O = 50\Omega$ 。入力ジェネレータ信号を終端するため、入力に 50Ω の抵抗が必要です。実際のアプリケーションでは、この 50Ω 抵抗は不要です。
- B. $C_L = 15\text{pF}$ であり、±20% 以内の計測器および治具の容量が含まれています。

図 6-1. スwitching特性試験回路と電圧波形




- A. 入力パルスは、以下の特性を持つジェネレータから供給されます。PRR ≤ 10kHz、50% デューティサイクル、 $t_r \leq 3\text{ns}$ 、 $t_f \leq 3\text{ns}$ 、 $Z_O = 50\Omega$ 。
- B. $C_L = 15\text{pF}$ であり、±20% 以内の計測器および治具の容量が含まれています。

図 6-2. イネーブル/ディセーブル伝搬遅延時間のテスト回路と波形



- A. $C_L = 15\text{pF}$ であり、 $\pm 20\%$ 以内の計測器および治具の容量が含まれています。
- B. 電源ランプ レート = 10mV/ns

図 6-3. デフォルトの出力遅延時間テスト回路と電圧波形



- A. $C_L = 15\text{pF}$ であり、 $\pm 20\%$ 以内の計測器および治具の容量が含まれています。


図 6-4. 同相過渡電圧耐性試験回路

7 詳細説明

7.1 概要

ISO774x-Q1 ファミリのデバイスは、オン・オフ・キーイング (OOK) 変調方式を使用し、二酸化ケイ素をベースとする絶縁バリアを介してデジタル・データを送信します。トランスミッタは、バリアを介して高周波キャリアを送信することによって、1 つのデジタル状態を表しています。また、信号を送信しないことによって、もう 1 つのデジタル状態を表しています。レシーバは、高度な信号コンディショニングを行ってから信号を復調し、バッファ段経由で出力を生成します。ENx ピンが LOW の場合、出力は高インピーダンスになります。ISO774x-Q1 デバイスには高度な回路技法も使用されており、CMTI 性能を最大化し、高周波キャリアと IO バッファのスイッチングによる放射ノイズを最小化しています。デジタル容量性アイソレータの概念ブロック図である [図 7-1](#) は、代表的なチャンネルの機能ブロック図を示しています。

7.2 機能ブロック図



Copyright © 2016, Texas Instruments Incorporated

図 7-1. デジタル容量性アイソレータの概念ブロック図

オン オフ キーイング方式による動作の概念的な説明を [図 7-2](#) に示します。




図 7-2. オン オフ キーイング (OOK) による変調方式

7.3 機能説明

表 7-1 に、デバイスの機能概要を示します。

表 7-1. デバイスの機能

部品番号	チャンネル方向	最大データ・レート	デフォルト出力	パッケージ	絶縁定格 ⁽¹⁾
ISO7740-Q1	順方向 4、 逆方向 0	100Mbps	High	DW-16	5000V _{RMS} / 8000V _{PK}
				DBQ-16	3000V _{RMS} / 4242V _{PK}
ISO7740-Q1, F 接尾 辞付き	順方向 4、 逆方向 0	100Mbps	Low	DW-16	5000V _{RMS} / 8000V _{PK}
				DBQ-16	3000V _{RMS} / 4242V _{PK}
ISO7741-Q1	順方向 3、 逆方向 1	100Mbps	High	DWW-16	5700V _{RMS} / 8000V _{PK}
				DW-16	5000V _{RMS} / 8000V _{PK}
				DBQ-16	3000V _{RMS} / 4242V _{PK}
ISO7741-Q1, F 接尾 辞付き	順方向 3、 逆方向 1	100Mbps	Low	DWW-16	5700V _{RMS} / 8000V _{PK}
				DW-16	5000V _{RMS} / 8000V _{PK}
				DBQ-16	3000V _{RMS} / 4242V _{PK}
ISO7742-Q1	順方向 2、 逆方向 2	100Mbps	High	DW-16	5000V _{RMS} / 8000V _{PK}
				DBQ-16	3000V _{RMS} / 4242V _{PK}
ISO7742-Q1, F 接尾 辞付き	順方向 2、 逆方向 2	100Mbps	Low	DW-16	5000V _{RMS} / 8000V _{PK}
				DBQ-16	3000V _{RMS} / 4242V _{PK}

(1) 絶縁定格の詳細については、[セクション 5.7](#) を参照してください。

7.3.1 電磁両立性 (EMC) に関する検討事項

過酷な産業用環境で使用される多くのアプリケーションは、静電気放電 (ESD)、電気的高速過渡現象 (EFT)、サージ、電磁放射のような外乱の影響を受けやすくなっています。これらの電磁妨害は、IEC 61000-4-x および CISPR 22 などの国際規格により規制されています。システム レベルの性能と信頼性は、アプリケーション基板の設計とレイアウトに大きく左右されますが、ISO774x-Q1 ファミリのデバイスは、数多くのチップ レベルの設計改善を取り入れて、システム全体の堅牢性を高めています。改善項目の一部を以下に示します。

- 入出力信号ピンおよびチップ間のボンド パッドに、堅牢な ESD 保護セル。
- 電源ピンおよびグランド ピンに、ESD セルの低抵抗接続。
- 高電圧絶縁コンデンサの性能を強化し、ESD、EFT、サージの各イベントに対する耐性を向上。
- 低インピーダンス パスを経由して不要な高エネルギー信号をバイパスする、オンチップ デカップリング コンデンサの大容量化。
- ガードリングによって PMOS デバイスと NMOS デバイスを相互に絶縁し、寄生 SCR がトリガされるのを防止。
- 完全差動内部動作を確保し、絶縁バリアをまたぐコモン モード電流を低減。

7.4 デバイスの機能モード


表 7-2 に、ISO774x-Q1 デバイスの機能モードを示します。

表 7-2. 機能表

V_{CCI} ⁽¹⁾	V_{CCO}	入力 (INx) ⁽³⁾	出力イネーブル (ENx)	出力 (OUTx)	備考
PU	PU	H	H またはオープン	H	通常動作: チャンネルの出力は、入力の論理状態と同じになります。
		L	H またはオープン	L	
		オープン	H またはオープン	デフォルト	デフォルト モード: INx がオープン のとき、対応するチャンネル出力はデフォルトのロジック状態に移行します。デフォルトは、ISO774x-Q1 では HIGH、接尾辞 F のある ISO774x-Q1 では LOW です。
X	PU	X	L	Z	出力イネーブルの値が LOW のとき、出力は高インピーダンスになります。
PD	PU	X	H またはオープン	デフォルト	デフォルト モード: V_{CCI} に電源が供給されていないとき、チャンネル出力は選択されたデフォルト オプションに基づいたロジック状態になります。デフォルトは、ISO774x-Q1 では High、接尾辞 F のある ISO774x-Q1 では Low です。 V_{CCI} が電源オフから電源オンに遷移すると、チャンネル出力は入力のロジック状態と同じになります。 V_{CCI} が電源オンから電源オフに遷移すると、チャンネル出力は選択されているデフォルト状態になります。
X	PD	X	X	不定	V_{CCO} が電源オフのとき、チャンネルの出力は不定です ⁽²⁾ 。 V_{CCO} が電源オフから電源オンに遷移すると、チャンネル出力は入力のロジック状態と同じになります。

- (1) V_{CCI} = 入力側 V_{CC} 、 V_{CCO} = 出力側 V_{CC} 、PU = 電源オン ($V_{CC} \geq 2.25V$)、PD = 電源オフ ($V_{CC} \leq 1.7V$)、X = 無関係、H = HIGH レベル、L = LOW レベル、Z = 高インピーダンス
- (2) $1.7V < V_{CCI}$ 、 $V_{CCO} < 2.25V$ のとき、出力は不定状態になります。
- (3) 入力信号が強く駆動されると、内部保護ダイオードを経由してフローティング V_{CC} に弱い電力を供給し、出力が不定になる可能性があります。

7.4.1 デバイス I/O 回路図



Copyright © 2016, Texas Instruments Incorporated

図 7-3. デバイス I/O 回路図

8 アプリケーションと実装

注


以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

ISO774x-Q1 デバイスは、高性能の 4 チャンネル・デジタル・アイソレータです。これらのデバイスは両側にイネーブル・ピンがあり、対応する出力を高インピーダンスに移行して、マルチマスタ駆動アプリケーションに使用でき、また、消費電力を低減できます。ISO774x-Q1 デバイスは、シングルエンド CMOS ロジック・スイッチング・テクノロジーを使用しています。電源電圧の範囲は、 V_{CC1} と V_{CC2} のいずれの電源も 2.25V~5.5V です。デジタル・アイソレータを使って設計する場合は、シングルエンド設計構造のため、デジタル・アイソレータが何らかの特定のインターフェイス規格に準拠していないこと、シングルエンド CMOS または TTL デジタル信号ラインの絶縁のみを目的としていることに注意してください。アイソレータは、通常、インターフェイスの種類や規格にかかわらず、データ・コントローラ (すなわちマイクロコントローラまたは UART) と、データ・コンバータまたはライン・トランシーバとの間に配置されます。

8.2 代表的なアプリケーション

図 8-1 に、代表的な絶縁型 CAN インターフェイスの実装を示します。



Copyright © 2020, Texas Instruments Incorporated

図 8-1. 代表的な絶縁型 CAN アプリケーション回路

8.2.1 設計要件

このデバイスを使用する設計には、表 8-1 に記載されているパラメータを使用します。

表 8-1. 設計パラメータ

パラメータ	値
電源電圧、 V_{CC1} および V_{CC2}	2.25~5.5V
V_{CC1} と GND1 との間のデカップリング・コンデンサ	0.1 μ F
V_{CC2} と GND2 との間のデカップリング・コンデンサ	0.1 μ F

8.2.2 詳細な設計手順

ISO774x-Q1 ファミリのデバイスは、フォトカプラとは異なり、性能向上、バイアス供給、電流制限のために外付け部品を必要としません。動作に必要な外付けバイパス・コンデンサは 2 個のみです。




図 8-2. ISO774x-Q1 回路の標準的な接続

DWW パッケージは沿面距離と空間距離が広いので、直列接続された 2 個のアイソレータや追加の絶縁型電源が不要であり、設計コストと基板面積を削減できます。詳細については、[技術資料『車載アプリケーションでの大きい絶縁沿面距離と空間距離のニーズを満たす方法』](#)を参照してください。

8.2.3 アプリケーション曲線

以下に示す ISO774x-Q1 ファミリのデバイスの代表的なアイ・ダイアグラムは、100Mbps の最大データ・レートで低いジッタと広いオープン・アイを示しています。




図 8-3. 100Mbps の PRBS $2^{16} - 1$ 、5V、25°Cのアイ・ダイアグラム




図 8-4. 100Mbps の PRBS $2^{16} - 1$ 、3.3V、25°Cのアイ・ダイアグラム




図 8-5. 100Mbps の PRBS $2^{16} - 1$ 、2.5V、25°Cのアイ・ダイアグラム

8.2.3.1 絶縁寿命

絶縁寿命予測データは、業界標準の TDDB (Time Dependent Dielectric Breakdown、経時絶縁破壊) テスト手法を使用して収集されます。このテストでは、バリアのそれぞれの側にあるすべてのピンを互いに接続して 2 つの端子を持つデバイスを構成し、その両側に高電圧を印加します。TDDB テスト構成については、図 8-6 を参照してください。この絶縁破壊データは、動作温度範囲で、さまざまな電圧について 60Hz でスイッチングして収集されます。強化絶縁について、VDE 規格では、100 万分の 1 (ppm) 未満の故障率での TDDB (経時絶縁破壊) 予測曲線の使用が求められています。期待される最小絶縁寿命は、規定の動作絶縁電圧において 20 年ですが、VDE の強化絶縁認証には、動作電圧について 20%、寿命について 50% の安全マージンがさらに必要となります。すなわち、規定値よりも 20% 高い動作電圧で、30 年の最小絶縁寿命が必要であることとなります。

図 8-7 に、寿命全体にわたって高電圧ストレスに耐えることができる、絶縁バリアの固有能力を示します。この TDDB データによれば、絶縁バリアの固有能力は 1500 V_{RMS}、寿命は 36 年です。パッケージ サイズ、汚染度、材料グループなど他の要因により、部品の動作電圧がさらに制限される場合があります。DW-16 パッケージの動作電圧は、最大 1500V_{RMS} と規定されています。動作電圧が低い場合、対応する絶縁寿命は 36 年よりはるかに長くなります。DWW-16 パッケージの絶縁耐圧は 2000V_{RMS} であり、対応する寿命は 34 年です。DBQ-16 パッケージは、動作電圧が 400V_{RMS} であり、DW-16 および DWW-16 パッケージよりも寿命がはるかに長くなります。




図 8-6. 絶縁寿命測定用のテスト構成




図 8-7. 絶縁寿命予測データ

8.3 電源に関する推奨事項

データ レートおよび電源電圧に対する信頼性の高い動作を確保するため、入力および出力電源ピン (V_{CC1} および V_{CC2}) に $0.1\mu F$ のバイパス コンデンサを推奨します。コンデンサは、電源ピンのできるだけ近くに配置する必要があります。アプリケーションで使用できる 1 次側電源が 1 つだけの場合は、テキサス・インスツルメンツ [SN6501-Q1](#) または [SN6505B-Q1](#) などのトランスドライバを使用して、2 次側用の絶縁型電源を生成できます。このようなアプリケーションの場合、電源設計とトランス選択に関する推奨事項の詳細については、『[SN6501-Q1 絶縁電源用のトランスドライバ](#)』および『[SN6505x-Q1 絶縁電源用の低ノイズ 1A トランスドライバ](#)』データシートを参照してください。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

低 EMI の PCB 設計を実現するには、少なくとも 4 層が必要です (図 8-8 を参照)。層の構成は、上層から下層に向かって、高速信号層、グランドプレーン、電源プレーン、低周波数信号層の順に配置する必要があります。

- 上層に高速パターンを配線することにより、ビアの使用 (およびそれに伴うインダクタンスの発生) を避けて、データリンクのトランスミッタおよびレシーバ回路とアイソレータとの間のクリーンな相互接続が可能になります。
- 高速信号層の次の層に、ベタのグランドプレーンを配置することにより、伝送ライン接続のインピーダンスを制御し、リターン電流のための優れた低インダクタンスパスを実現します。
- グランドプレーンの次の層に、電源プレーンを配置すると、高周波バイパス容量を約 100pF/インチ² 増加させることができます。
- 最下層に低速の制御信号を配線すると、これらの信号リンクには一般的に、ビアのような不連続性を許容するマージンがあるため、高い柔軟性が得られます。

電源プレーンまたは信号層の追加が必要な場合は、対称性を保つために、第 2 の電源系統またはグランドプレーン系統を層構成に追加します。これにより、基板の層構成は機械的に安定し、反りを防ぎます。また、各電源系統の電源プレーンとグランドプレーンを互いに近づけて配置できるため、高周波バイパス容量を大幅に増やすことができます。

レイアウトの推奨事項の詳細については、『[デジタル アイソレータ設計ガイド](#)』を参照してください。

8.4.1.1 PCB 材料

150Mbps 未満で動作する場合 (または、立ち上がり立ち下がりの時間が 1ns を超える場合)、およびトレース長が 10 インチ (254mm) 以下の場合のデジタル回路基板には、標準の FR-4 UL94V-0 プリント基板を使用します。この PCB は、高い周波数での誘電損失の低減、吸湿性の低減、強度と剛性の向上、および自己消火性の特性により、安価な代替品よりも推奨されます。

8.4.2 レイアウト例




図 8-8. レイアウト例の回路図

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『デジタル・アイソレータ設計ガイド』
- テキサス・インスツルメンツ、『絶縁の用語集』
- テキサス・インスツルメンツ、『産業用システムで ESD、EFT、サージの耐性を改善する目的で絶縁を使用する方法』アプリケーション・レポート
- テキサス・インスツルメンツ、『SN6501-Q1 絶縁電源用のトランス・ドライバ』データシート
- テキサス・インスツルメンツ、『SN6505x-Q1 絶縁電源用の低ノイズ、1A トランス・ドライバ』データシート
- テキサス・インスツルメンツ、『TCAN1042-Q1 車載用、フォルト保護、CAN FD 付き CAN トランシーバ』データシート
- テキサス・インスツルメンツ、『TMS320F28035 Piccolo™ マイクロコントローラ』データシート
- テキサス・インスツルメンツ、『TPS76333-Q1 低消費電力、150mA、低ドロップアウトのリニア・レギュレータ』データシート

9.2 関連リンク

次の表に、クイック・アクセス・リンクを示します。カテゴリには、技術資料、サポートおよびコミュニティ・リソース、ツールとソフトウェア、およびサンプル注文またはご購入へのクイック・アクセスが含まれます。

表 9-1. 関連リンク

製品	プロダクト・フォルダ	ご注文はこちら	技術資料	ツールとソフトウェア	サポートとコミュニティ
ISO7740-Q1	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
ISO7741-Q1	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
ISO7742-Q1	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック

9.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。右上の「アラートを受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

9.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.5 商標

Piccolo™ is a trademark of Texas Instruments.

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.7 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision F (January 2024) to Revision G (October 2024) Page

• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• 絶縁全体にわたって距離を更新、他の絶縁仕様はそのまま維持.....	9
• 「電気的特性」セクション全体にわたって、ENx ピンの入力リーク電流を更新.....	13
• TDDB プロットと予測寿命を更新.....	34

Changes from Revision E (July 2023) to Revision F (January 2024) Page

• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• 熱特性、安全限界値、熱軽減曲線を更新し、より正確なシステムレベルの熱計算を提供.....	6
• デバイスの性能に合わせて電気的特性およびスイッチング特性を更新.....	6

Changes from Revision D (October 2020) to Revision E (July 2023) Page

• ドキュメント全体を通して標準名を以下のように変更:「DIN VDE V 0884-11:2017-01」から「DIN EN IEC 60747-17 (VDE 0884-17)」.....	1
• ドキュメント全体を通して、すべての標準名から標準リビジョンおよび年への参照を削除.....	1
• DIN EN IEC 60747-17 (VDE 0884-17) に準拠して最大インパルス電圧 (V_{IMP}) 仕様を追加.....	9
• DIN EN IEC 60747-17 (VDE 0884-17) に準拠して最大サージ絶縁電圧 (V_{IOSM}) 仕様のテスト条件と値を変更.....	9
• 見掛けの放電電荷 (q_{PD}) のメソッド b のテスト条件を明確化.....	9
• ドキュメント全体を通して、IEC/EN/CSA 60950-1 規格への参照を削除.....	11
• 「電源低電圧スレッシュホールドと周囲温度との関係」のグラフの凡例で、 V_{CC1} 立ち下がりのラベルと V_{CC2} 立ち上がりのラベルを入れ換え.....	23

Changes from Revision C (February 2020) to Revision D (October 2020) Page

• セクション 1 に機能安全の箇条書き項目を追加.....	1
--------------------------------	---

Changes from Revision B (June 2018) to Revision C (February 2020) Page

• ドキュメント全体を通して編集上および体裁上の変更を実施.....	1
• 以下のように変更:「絶縁バリアの寿命:40 年超」から「1500V _{RMS} の動作電圧で 100 年を超える予測寿命」(セクション 1).....	1
• セクション 1 に「最大 5700V _{RMS} の絶縁定格」を追加.....	1
• セクション 1 に「最大 12.8kV のサージ耐量」を追加.....	1
• セクション 1 に「絶縁バリアの両側で ±8kV の IEC 61000-4-2 接触放電保護」を追加.....	1
• ドキュメント全体を通して、VDE 規格名称を「DIN V VDE V 0884-11:2017-01」から「DIN VDE V 0884-11:2017-01」に変更.....	1
• セクション 1 の「DBQ-16 パッケージ デバイスの CQC 承認を除き、すべての認証が完了」を削除.....	1

• 「 セクション 2 」セクションのアプリケーション一覧を更新.....	1
• 概略回路図 を、単一の絶縁コンデンサの代わりに、チャンネルごとに直列の 2 つの絶縁コンデンサを示すよう更新.....	1
• 「IEC 61000-4-2 準拠の接触放電」仕様の $\pm 8000V$ を追加	6
• データレート仕様に次の表の注を追加:「より高いデータレートも可能ですが、100Mbps が最大データレートとして規定されています」.....	7
• ISO7741-Q1 P_{D1} つまりサイド 1 による最大消費電力を 50mW から 75mW に、および P_{D2} つまりサイド 2 による最大消費電力を 150mW から 125mW に変更	8
• DW-16 パッケージの V_{IORM} の値を 1414V _{PK} から 2121V _{PK} に変更し、 V_{IOWM} を 1000V _{RMS} および 1414V _{DC} から 1500V _{RMS} および 2121V _{DC} に変更.....	9
• V_{IOWM} および V_{IOSM} のテスト条件を変更.....	9
• 表のタイトルを「安全関連認証」に更新し、認証情報を更新.....	11
• セクション 7.4.1 の「入力 (ISO774xF)」回路図のグラウンド記号を訂正	30
• 図 8-1 を次のように更新:CAN トランシーバを SN65HVD231Q から TCAN1042-Q1 へ変更、トランス・ドライバを SN6501-Q1 から SN6505x-Q1 へ変更.....	31
• セクション 8.3 セクションに SN6505x-Q1 の参照を追加.....	35
• 『産業用システムで ESD、EFT、サージの耐性を改善する目的で絶縁を使用する方法』アプリケーション・レポートを「 セクション 9.1 」セクションに追加.....	37
• セクション 9.1 セクションに SN6505x-Q1 データシートの参照を追加.....	37

Changes from Revision A (May 2018) to Revision B (June 2018)

Page

• DBQ パッケージの絶縁定格を 2500V _{RMS} から 3000V _{RMS} に変更.....	1
• HBM および CDM の値を「特長」セクションから「ESD 定格」表に移動.....	6
• DBQ パッケージの V_{IOTM} を 3600V _{PK} から 4242V _{PK} に変更.....	9
• の最大過渡絶縁電圧パラメータの条件に V_{TEST} を追加.....	9
• 見掛けの放電電荷のメソッド b1 の V_{ini} 条件を変更.....	9
• すべての「認定計画」を「認定済み」に変更し、すべての「認定計画中」を適切な認定番号に変更.....	11
• すべての「電気的特性」の表で、CMTI の代表値を 75kV/ μ s から 100kV/ μ s に変更.....	13
• すべての「スイッチング特性」表で、 t_{DO} の代表値を 6 μ s から 0.1 μ s に、最大値を 9 μ s から 0.3 μ s に変更.....	19
• 図 5-14 で、 $V_{CC} 2.5V$ および $V_{CC} 3.3V$ のグラフの色を入れ換え.....	23
• 「電源低電圧スレッシュホールドと周囲温度との関係」のグラフの凡例で、 V_{CC1} 立ち下がりのラベルと V_{CC2} 立ち上がりのラベルを入れ換え.....	23

Changes from Revision * (November 2016) to Revision A (May 2018)

Page

• 「安全関連認証」表を更新.....	11
• すべての「電気的特性」の表で CMTI の最小値を 40 から 85 に変更.....	13

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは、予告なしに、また、ドキュメントの改訂なしに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
ISO7740FQDBQQ1	LIFEBUY	SSOP	DBQ	16	75	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	7740FQ	
ISO7740FQDBQRQ1	ACTIVE	SSOP	DBQ	16	2500	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	7740FQ	Samples
ISO7740FQDWQ1	LIFEBUY	SOIC	DW	16	40	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO7740FQ	
ISO7740FQDWRQ1	ACTIVE	SOIC	DW	16	2000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	(ISO7740F, ISO7740FQ)	Samples
ISO7740QDBQQ1	LIFEBUY	SSOP	DBQ	16	75	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	7740Q	
ISO7740QDBQRQ1	ACTIVE	SSOP	DBQ	16	2500	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	7740Q	Samples
ISO7740QDWQ1	LIFEBUY	SOIC	DW	16	40	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO7740Q	
ISO7740QDWRQ1	ACTIVE	SOIC	DW	16	2000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	(ISO7740, ISO7740Q)	Samples
ISO7741FQDBQQ1	LIFEBUY	SSOP	DBQ	16	75	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	7741FQ	
ISO7741FQDBQRQ1	ACTIVE	SSOP	DBQ	16	2500	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	7741FQ	Samples
ISO7741FQDWQ1	LIFEBUY	SOIC	DW	16	40	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO7741FQ	
ISO7741FQDWRQ1	ACTIVE	SOIC	DW	16	2000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	(ISO7741F, ISO7741FQ)	Samples
ISO7741FQDWWQ1	LIFEBUY	SOIC	DWW	16	45	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO7741FQ	
ISO7741FQDWWRQ1	ACTIVE	SOIC	DWW	16	1000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO7741FQ	Samples
ISO7741QDBQQ1	LIFEBUY	SSOP	DBQ	16	75	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	7741Q	
ISO7741QDBQRQ1	ACTIVE	SSOP	DBQ	16	2500	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	(7741, 7741Q)	Samples
ISO7741QDWQ1	LIFEBUY	SOIC	DW	16	40	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO7741Q	
ISO7741QDWRQ1	ACTIVE	SOIC	DW	16	2000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	(ISO7741, ISO7741Q)	Samples
ISO7741QDWWQ1	LIFEBUY	SOIC	DWW	16	45	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO7741Q	
ISO7741QDWWRQ1	ACTIVE	SOIC	DWW	16	1000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO7741Q	Samples
ISO7742FQDBQQ1	LIFEBUY	SSOP	DBQ	16	75	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	7742FQ	
ISO7742FQDBQRQ1	ACTIVE	SSOP	DBQ	16	2500	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	7742FQ	Samples
ISO7742FQDWQ1	LIFEBUY	SOIC	DW	16	40	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO7742FQ	

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
ISO7742FQDWRQ1	ACTIVE	SOIC	DW	16	2000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	(ISO7742F, ISO7742 FQ)	Samples
ISO7742QDBQQ1	LIFEBUY	SSOP	DBQ	16	75	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	7742Q	
ISO7742QDBQRQ1	ACTIVE	SSOP	DBQ	16	2500	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	7742Q	Samples
ISO7742QDWQ1	LIFEBUY	SOIC	DW	16	40	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO7742Q	
ISO7742QDWRQ1	ACTIVE	SOIC	DW	16	2000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	(ISO7742, ISO7742Q)	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF ISO7740-Q1, ISO7741-Q1, ISO7742-Q1 :

- Catalog : [ISO7740](#), [ISO7741](#), [ISO7742](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
ISO7740FQDBQRQ1	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7740FQDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7740FQDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7740FQDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7740FQDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7740QDBQRQ1	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7740QDBQRQ1	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7740QDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7740QDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7740QDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7741FQDBQRQ1	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7741FQDBQRQ1	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7741FQDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7741FQDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7741FQDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
ISO7741FQDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7741FQDWWRQ1	SOIC	DWW	16	1000	330.0	24.4	18.0	10.0	3.0	20.0	24.0	Q1
ISO7741QDBQRQ1	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7741QDBQRQ1	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7741QDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7741QDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7741QDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7741QDWWRQ1	SOIC	DWW	16	1000	330.0	24.4	18.0	10.0	3.0	20.0	24.0	Q1
ISO7742FQDBQRQ1	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7742FQDBQRQ1	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7742FQDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7742FQDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7742FQDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7742QDBQRQ1	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7742QDBQRQ1	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7742QDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7742QDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7742QDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7742QDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7742QDWRQ1	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal



Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
ISO7740FQDBQRQ1	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7740FQDBQRQ1	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7740FQDWRQ1	SOIC	DW	16	2000	356.0	356.0	35.0
ISO7740FQDWRQ1	SOIC	DW	16	2000	356.0	356.0	35.0
ISO7740FQDWRQ1	SOIC	DW	16	2000	350.0	350.0	43.0
ISO7740FQDWRQ1	SOIC	DW	16	2000	353.0	353.0	32.0
ISO7740QDBQRQ1	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7740QDBQRQ1	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7740QDWRQ1	SOIC	DW	16	2000	367.0	367.0	45.0
ISO7740QDWRQ1	SOIC	DW	16	2000	356.0	356.0	35.0
ISO7740QDWRQ1	SOIC	DW	16	2000	356.0	356.0	35.0
ISO7741FQDBQRQ1	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7741FQDBQRQ1	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7741FQDWRQ1	SOIC	DW	16	2000	356.0	356.0	35.0
ISO7741FQDWRQ1	SOIC	DW	16	2000	350.0	350.0	43.0
ISO7741FQDWRQ1	SOIC	DW	16	2000	367.0	367.0	45.0
ISO7741FQDWRQ1	SOIC	DW	16	2000	356.0	356.0	35.0
ISO7741FQDWRQ1	SOIC	DWW	16	1000	350.0	350.0	43.0

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
ISO7741QDBQRQ1	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7741QDBQRQ1	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7741QDWRQ1	SOIC	DW	16	2000	367.0	367.0	45.0
ISO7741QDWRQ1	SOIC	DW	16	2000	356.0	356.0	35.0
ISO7741QDWRQ1	SOIC	DW	16	2000	356.0	356.0	35.0
ISO7741QDWWRQ1	SOIC	DWW	16	1000	350.0	350.0	43.0
ISO7742FQDBQRQ1	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7742FQDBQRQ1	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7742FQDWRQ1	SOIC	DW	16	2000	356.0	356.0	35.0
ISO7742FQDWRQ1	SOIC	DW	16	2000	350.0	350.0	43.0
ISO7742FQDWRQ1	SOIC	DW	16	2000	367.0	367.0	45.0
ISO7742QDBQRQ1	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7742QDBQRQ1	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7742QDWRQ1	SOIC	DW	16	2000	367.0	367.0	45.0
ISO7742QDWRQ1	SOIC	DW	16	2000	350.0	350.0	43.0
ISO7742QDWRQ1	SOIC	DW	16	2000	367.0	367.0	38.0
ISO7742QDWRQ1	SOIC	DW	16	2000	367.0	367.0	38.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
ISO7740FQDBQQ1	DBQ	SSOP	16	75	505.46	6.76	3810	4
ISO7740FQDWQ1	DW	SOIC	16	40	506.98	12.7	4826	6.6
ISO7740FQDWQ1	DW	SOIC	16	40	507	12.83	5080	6.6
ISO7740QDBQQ1	DBQ	SSOP	16	75	505.46	6.76	3810	4
ISO7740QDWQ1	DW	SOIC	16	40	506.98	12.7	4826	6.6
ISO7740QDWQ1	DW	SOIC	16	40	507	12.83	5080	6.6
ISO7741FQDBQQ1	DBQ	SSOP	16	75	505.46	6.76	3810	4
ISO7741FQDWQ1	DW	SOIC	16	40	507	12.83	5080	6.6
ISO7741FQDWQ1	DW	SOIC	16	40	506.98	12.7	4826	6.6
ISO7741FQDWWQ1	DWW	SOIC	16	45	507	20	5000	9
ISO7741QDBQQ1	DBQ	SSOP	16	75	505.46	6.76	3810	4
ISO7741QDWQ1	DW	SOIC	16	40	506.98	12.7	4826	6.6
ISO7741QDWQ1	DW	SOIC	16	40	507	12.83	5080	6.6
ISO7741QDWWQ1	DWW	SOIC	16	45	507	20	5000	9
ISO7742FQDBQQ1	DBQ	SSOP	16	75	505.46	6.76	3810	4
ISO7742FQDWQ1	DW	SOIC	16	40	507	12.83	5080	6.6
ISO7742FQDWQ1	DW	SOIC	16	40	506.98	12.7	4826	6.6
ISO7742QDBQQ1	DBQ	SSOP	16	75	505.46	6.76	3810	4
ISO7742QDWQ1	DW	SOIC	16	40	507	12.83	5080	6.6
ISO7742QDWQ1	DW	SOIC	16	40	506.98	12.7	4826	6.6



4221501/B 10/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0,15 mm per side.
4. This dimension does not include interlead flash.

EXAMPLE BOARD LAYOUT


DWW0016A

SOIC - 2.65 mm max height

PLASTIC SMALL OUTLINE





LAND PATTERN EXAMPLE
STANDARD
SCALE:3X



LAND PATTERN EXAMPLE
PCB CLEARANCE & CREEPAGE OPTIMIZED
SCALE:3X

OPTION	DIM A	DIM B	DIM C
01	16.375	14.5	1.875
02	16.625	15	1.625
03	16.725	15.2	1.525



SOLDER MASK DETAILS

4221501/B 10/2024

NOTES: (continued)


- Publication IPC-7351 may have alternate designs.
- Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN


DWW0016A

SOIC - 2.65 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
STANDARD
BASED ON 0.125 mm THICK STENCIL
SCALE:4X



SOLDER PASTE EXAMPLE
PCB CLEARANCE & CREEPAGE OPTIMIZED
BASED ON 0.125 mm THICK STENCIL
SCALE:4X

OPTION	DIM A	DIM B	DIM C
01	16.375	14.5	1.875
02	16.625	15	1.625
03	16.725	15.2	1.525

4221501/B 10/2024

NOTES: (continued)

- Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

DW 16

SOIC - 2.65 mm max height

7.5 x 10.3, 1.27 mm pitch

SMALL OUTLINE INTEGRATED CIRCUIT

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224780/A



DW0016B

PACKAGE OUTLINE SOIC - 2.65 mm max height

SOIC



4221009/B 07/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
5. Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT


DW0016B

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE
SCALE:4X



SOLDER MASK DETAILS

4221009/B 07/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DW0016B


SOIC - 2.65 mm max height

SOIC



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



DBQ0016A

PACKAGE OUTLINE

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE



NOTES:


1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 inch, per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MO-137, variation AB.

EXAMPLE BOARD LAYOUT

DBQ0016A

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4214846/A 03/2014

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBQ0016A

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.127 MM] THICK STENCIL
SCALE:8X

4214846/A 03/2014

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated