

ESD851-Q1 SOD-323 に搭載された 36V、車載用の双方向 ESD 保護ダイオード

1 特長

- ISO 10605 (330pF、330Ω) ESD 保護:
 - ±27kV 接触放電
 - ±30kV エアギャップ放電
- IEC 61000-4-5 サージ保護:
 - 6.5A (8/20μs)
 - クランプ電圧: 6.5A において 71V (8/20μs)
- IO 容量 4.3pF (標準値)
- 超低リーク電流: 10nA (最大値)
- ESD クランプ電圧: 56V (16A TLP の場合)
- 産業用温度範囲: -55°C ~ +150°C
- AEC-Q101 認定済み
- 業界標準の SOD-323 リード付きパッケージ (2.65mm × 1.3mm)

2 アプリケーション

- I/O 保護
- ボディエレクトロニクス/ライティング
- ハイブリッド、電気、パワートレインシステム

3 概要

ESD851-Q1 は双方向 ESD 保護ダイオードで、ESD やサージなどの有害な過渡電圧をクランプするよう設計されています。ESD851-Q1 は、最大 ±30kV の ESD 衝撃 (接触放電および気中放電) を吸収する定格を備えており、IEC 61000-4-2 国際規格 (レベル 4) で規定されている最大レベルをクリアしています。サージの場合、IEC 61000-4-5 規格に準拠して、ピーク電流が最大 6.5A の 8/20μs のサージをクランプできます。


また、このデバイスには 4.3pF (標準値) の IO 容量があり、データラインを保護できます。低い動的抵抗および低いクランピング電圧により、過渡現象に対してシステムレベルの保護を実現します。

ESD851-Q1 は、業界標準のリード付き SOD-323 パッケージで供給され、半田付けが容易です。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージサイズ ⁽²⁾
ESD851-Q1	DYF (SOD-323、2)	2.65mm × 1.3mm

- 詳細については、[セクション 8](#) を参照してください。
- パッケージサイズ (長さ × 幅) は公称値で、該当する場合はピンも含まれます。



機能ブロック図



目次

1 特長.....	1	5.8 代表的特性.....	6
2 アプリケーション.....	1	6 デバイスおよびドキュメントのサポート.....	7
3 概要.....	1	6.1 ドキュメントのサポート.....	7
4 ピン構成および機能.....	3	6.2 ドキュメントの更新通知を受け取る方法.....	7
5 仕様.....	4	6.3 サポート・リソース.....	7
5.1 絶対最大定格.....	4	6.4 商標.....	7
5.2 ESD 定格 - AEC 仕様.....	4	6.5 静電気放電に関する注意事項.....	7
5.3 ESD 定格 - IEC 仕様.....	4	6.6 用語集.....	7
5.4 ESD 定格 - ISO 仕様.....	4	7 改訂履歴.....	7
5.5 推奨動作条件.....	4	8 メカニカル、パッケージ、および注文情報.....	7
5.6 熱に関する情報.....	5	8.1 テープおよびリール情報.....	8
5.7 電気的特性.....	5	8.2 メカニカル データ.....	10

4 ピン構成および機能




図 4-1. DYF パッケージ、2 ピン SOD-323 (上面図)

表 4-1. ピンの機能

ピン		種類 ⁽¹⁾	説明
番号	名称		
1	IO	I/O	保護されたチャネル。IO として使用する場合は、ピン 2 をグランドに接続します
2	IO	I/O	保護されたチャネル。IO として使用する場合は、ピン 1 をグランドに接続します

(1) I = 入力、O = 出力。GND = グランド

5 仕様

5.1 絶対最大定格

自由空気での動作温度範囲内 (特に記述のない限り)⁽¹⁾

パラメータ		最小値	最大値	単位
P_{PP} (2) (3)	25°Cでの IEC 61000-4-5 ピークパルス電力 (t_p - 8/20 μ s)		400	W
I_{PP}	25°Cでの IEC 61000-4-5 ピークパルス電流 (t_p 8/20 μ s)		6.5	A
T_A	動作時周囲温度	-55	150	°C
T_{stg}	保管温度	-65	155	°C

- (1) 絶対最大定格の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。絶対最大定格は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。推奨動作条件の範囲外ではあるが、絶対最大定格の範囲内で短時間動作している場合、デバイスは損傷を受けない可能性があります。完全に機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 特に指定のない限り、すべての電圧値は GND を基準にしています。
- (3) 25°C で測定

5.2 ESD 定格 - AEC 仕様

パラメータ		テスト条件	値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、AEC Q101-001 に準拠 ⁽¹⁾	± 2500	V
		荷電デバイス モデル (CDM)、AEC Q101-005 準拠 ⁽²⁾	± 1000	

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 ESD 定格 - IEC 仕様

		値	単位
$V_{(ESD)}$	静電放電	IEC 61000-4-2 接触放電	± 30000
		IEC 61000-4-2 気中放電	± 30000

5.4 ESD 定格 - ISO 仕様

パラメータ		テスト条件	値	単位
$V_{(ESD)}$	ISO 10605 静電気放電	接触放電、すべてのピン	C = 150pF、R = 330 Ω	± 30000
			C = 330pF、R = 330 Ω	± 27000
		エアギャップ放電、すべてのピン	C = 150pF、R = 330 Ω	± 30000
			C = 330pF、R = 330 Ω	± 30000

5.5 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V_{IN}	入力ピンの電圧	-36		36	V
T_A	自由気流での動作温度	-55		150	°C

5.6 熱に関する情報

熱評価基準 ⁽¹⁾		ESD851-Q1	
		DYF (SOD-323)	
		2ピン	
			単位
$R_{\theta JA}$	接合部から周囲への熱抵抗	686.1	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	267.0	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	560.5	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	91.4	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	546.2	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

5.7 電気的特性

TA=25°C (特に記述のない限り) ⁽¹⁾

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{RWM}	逆スタンバイオフ電圧	動作温度範囲全体で $I_{IO} < 10nA$			36	V
V_{BR}	ブレイクダウン電圧	$I_{IO} = 10mA$, I/O から GND へ、または GND から I/O へ	37.8			V
I_{LEAK}	逆リーク電流	$V_{IO} = 36V$, IO から GND へ、または GND から IO へ		5	10	nA
V_{CLAMP}	サージクランプ電圧、 $t_p = 8/20\mu s$ ⁽²⁾	$I_{PP} = 1A$, IO から GND へ、または GND から IO へ			47	V
		$I_{PP} = 5A$, IO から GND へ、または GND から IO へ			64	V
		$I_{PP} = 6.5A$, IO から GND へ、または GND から IO へ			71	V
R_{DYN}	動的抵抗 ⁽³⁾	IO から GND へ				Ω
		GND から IO へ		0.6		
C_L	ライン容量	$V_{IO} = 0V$, $f = 1MHz$, IO から GND へ		4.3	6	pF

(1) 標準のパラメータは 25°C で測定されたものです

(2) IEC 61000-4-5 に従う非反復的な電流パルスの 8~20 μs の指数減衰波形

(3) $I = 10A$ と $I = 20A$ の間の TLP 特性の最小二乗一致を用いた R_{DYN} の抽出

5.8 代表的特性




図 5-1. 正の TLP 曲線




図 5-2. 静電容量とバイアス電圧との関係




図 5-3. リーク電流と温度との関係




図 5-4. ピークパルス電力のディレーティング曲線




図 5-5. パルス電力の定格曲線

6 デバイスおよびドキュメントのサポート

6.1 ドキュメントのサポート

6.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『ESD レイアウト ガイド』アプリケーション レポート
- テキサス・インスツルメンツ、『汎用 ESD 評価基板ユーザー ガイド』
- テキサス・インスツルメンツ、『ESD 保護の読み取りと理解』データシート

6.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

6.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

6.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

6.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

6.6 用語集

[テキサス・インスツルメンツ用語集](#)

この用語集には、用語や略語の一覧および定義が記載されています。


7 改訂履歴

日付	改訂	注
2024 年 12 月	*	初版


8 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

8.1 テープおよびリール情報



QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



デバイス	パッケージ タイプ	パッケージ 図	ピン数	SPQ	リール直径 (mm)	リール幅 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	幅 W (mm)	ピン 1 の象限
ESD851	LARGE T&R	DYF	2	3000	178.000	9.500	1.480	3.300	1.250	4.000	8.000	Q1

TAPE AND REEL BOX DIMENSIONS



デバイス	パッケージタイプ	パッケージ図	ピン数	SPQ	長さ (mm)	幅 (mm)	高さ (mm)
ESD851	LARGE T&R	DYF	2	3000	210.000	200.000	42.000


8.2 メカニカル データ



DYF0002A

PACKAGE OUTLINE
SOT(SOD-323) - 1 mm max height

SMALL OUTLINE TRANSISTOR



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT

DYF0002A

SOT(SOD-323) - 1 mm max height

SMALL OUTLINE TRANSISTOR



NOTES: (continued)


3. Publication IPC-7351 may have alternate designs.
4. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DYF0002A

SOT(SOD-323) - 1 mm max height

SMALL OUTLINE TRANSISTOR



NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
6. Board assembly site may have different recommendations for stencil design.

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
ESD851DYFRQ1	ACTIVE	SOT	DYF	2	3000	RoHS & Green	SN	Level-3-260C-168 HR	-55 to 150	3H8F	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF ESD851-Q1 :

- Catalog : [ESD851](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
ESD851DYFRQ1	SOT	DYF	2	3000	178.0	9.5	1.48	3.3	1.25	4.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
ESD851DYFRQ1	SOT	DYF	2	3000	210.0	200.0	42.0



DYF0002A



PACKAGE OUTLINE

SOT(SOD-323) - 1 mm max height

SMALL OUTLINE TRANSISTOR



4228484/C 12/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


DYF0002A

SOT(SOD-323) - 1 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:25X



SOLDER MASK DETAILS

4228484/C 12/2024

NOTES: (continued)


- 3. Publication IPC-7351 may have alternate designs.
- 4. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DYF0002A

SOT(SOD-323) - 1 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:25X

4228484/C 12/2024

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
6. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated