JAJSHL2
June 2019
TPS652170
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
アプリケーション概略図
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
I2C Timing Requirements
6.7
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Wake-Up and Power-Up Sequencing
7.3.1.1
Power-Up Sequencing
7.3.1.2
Power-Down Sequencing
7.3.1.3
Special Strobes (STROBE 14 and 15)
7.3.2
Power Good
7.3.2.1
LDO1, LDO2 Power-Good (LDO_PGOOD)
7.3.2.2
Primary Power-Good (PGOOD)
7.3.2.3
Load Switch PGOOD
7.3.3
Push-Button Monitor (PB_IN)
7.3.4
nWAKEUP Pin (nWAKEUP)
7.3.5
Power Enable Pin (PWR_EN)
7.3.6
Reset Pin (nRESET)
7.3.7
Interrupt Pin (nINT)
7.3.8
Analog Multiplexer
7.3.9
Battery Charger and Power Path
7.3.9.1
Shorted or Absent Battery (VBAT < 1.5 V)
7.3.9.2
Dead Battery (1.5 V < VBAT < VUVLO)
7.3.9.3
Good Battery (VBAT > VUVLO)
7.3.9.4
AC and USB Input Discharge
7.3.10
Battery Charging
7.3.11
Precharge
7.3.12
Charge Termination
7.3.13
Battery Detection and Recharge
7.3.14
Safety Timer
7.3.14.1
Dynamic Timer Function
7.3.14.2
Timer Fault
7.3.15
Battery-Pack Temperature Monitoring
7.3.16
DC/DC Converters
7.3.16.1
Operation
7.3.16.2
Output Voltage Setting
7.3.16.3
Power-Save Mode and Pulse-Frequency Modulation (PFM)
7.3.16.4
Dynamic Voltage Positioning
7.3.16.5
100% Duty-Cycle Low-Dropout Operation
7.3.16.6
Short-Circuit Protection
7.3.16.7
Soft Start
7.3.17
Standby LDO Regulators (LDO1, LDO2)
7.3.18
Load Switches or LDO Regulators (LS1 or LDO3, LS2 or LDO4)
7.3.19
White LED Driver
7.4
Device Functional Modes
7.4.1
PMIC States
7.4.1.1
OFF State
7.4.1.2
ACTIVE State
7.4.1.3
SLEEP State
7.4.1.4
RESET State
7.5
Programming
7.5.1
I2C Bus Operation
7.5.2
Password Protection
7.5.2.1
Level1 Protection
7.5.2.2
Level2 Protection
7.5.3
Resetting of Registers to Default Values
7.6
Register Maps
7.6.1
Register Address Map
7.6.1.1
Programming Power-Up Default Values
7.6.2
Chip ID Register (CHIPID) (Address = 0x00) [reset = 0x02]
Table 2.
CHIPID Register Field Descriptions
7.6.3
Power Path Control Register (PPATH) (Address = 0x01) [reset = 0x3D]
Table 3.
PPATH Register Field Descriptions
7.6.4
Interrupt Register (INT) (Address = 0x02) [reset = 0x80]
Table 4.
INT Register Field Descriptions
7.6.5
Charger Configuration Register 0 (CHGCONFIG0) (Address = 0x03) [reset = 0x00]
Table 5.
CHGCONFIG0 Register Field Descriptions
7.6.6
Charger Configuration Register 1 (CHGCONFIG1) (Address = 0x04) [reset = 0xB1]
Table 6.
CHGCONFIG1 Register Field Descriptions
7.6.7
Charger Configuration Register 2 (CHGCONFIG2) (Address = 0x05) [reset = 0x80]
Table 7.
CHGCONFIG2 Register Field Descriptions
7.6.8
Charger Configuration Register 3 (CHGCONFIG3) (Address = 0x06) [reset = 0xB2]
Table 8.
CHGCONFIG3 Register Field Descriptions
7.6.9
WLED Control Register 1 (WLEDCTRL1) (Address = 0x07) [reset = 0xB1]
Table 9.
WLEDCTRL1 Register Field Descriptions
7.6.10
WLED Control Register 2 (WLEDCTRL2) (Address = 0x08) [reset = 0x00]
Table 10.
WLEDCTRL2 Register Field Descriptions
7.6.11
MUX Control Register (MUXCTRL) (Address = 0x09) [reset = 0x00]
Table 11.
MUXCTRL Register Field Descriptions
7.6.12
Status Register (STATUS) (Address = 0x0A) [reset = 0x00]
Table 12.
STATUS Register Field Descriptions
7.6.13
Password Register (PASSWORD) (Address = 0x0B) [reset = 0x00]
Table 13.
Password Register (PASSWORD) Field Descriptions
7.6.14
Power Good Register (PGOOD) (Address = 0x0C) [reset = 0x00]
Table 14.
PGOOD Register Field Descriptions
7.6.15
Power-Good Control Register (DEFPG) (Address = 0x0D) [reset = 0x0C]
Table 15.
DEFPG Register Field Descriptions
7.6.16
DCDC1 Control Register (DEFDCDC1) (Address = 0x0E) [reset = 0x18]
Table 16.
DEFDCDC1 Register Field Descriptions
7.6.17
DCDC2 Control Register (DEFDCDC2) (Address = 0x0F) [reset = 0x08]
Table 17.
DEFDCDC2 Register Field Descriptions
7.6.18
DCDC3 Control Register (DEFDCDC3) (Address = 0x10) [reset = 0x08]
Table 18.
DEFDCDC3 Register Field Descriptions
7.6.19
Slew-Rate Control Register (DEFSLEW) (Address = 0x11) [reset = 0x06]
Table 19.
DEFSLEW Register Field Descriptions
7.6.20
LDO1 Control Register (DEFLDO1) (Address = 0x12) [reset = 0x09]
Table 20.
DEFLDO1 Register Field Descriptions
7.6.21
LDO2 Control Register (DEFLDO2) (Address = 0x13) [reset = 0x38]
Table 21.
DEFLDO2 Register Field Descriptions
7.6.22
Load Switch1 or LDO3 Control Register (DEFLS1) (Address = 0x14) [reset = 0x26]
Table 22.
DEFLS1 Register Field Descriptions
7.6.23
Load Switch2 or LDO4 Control Register (DEFLS2) (Address = 0x15) [reset = 0x3F]
Table 23.
DEFLS2 Register Field Descriptions
7.6.24
Enable Register (ENABLE) (Address = 0x16) [reset = 0x00]
Table 24.
ENABLE Register Field Descriptions
7.6.25
UVLO Control Register (DEFUVLO) (Address = 0x18) [reset = 0x00]
Table 25.
DEFUVLO Register Field Descriptions
7.6.26
Sequencer Register 1 (SEQ1) (Address = 0x19) [reset = 0x00]
Table 26.
SEQ1 Register Field Descriptions
7.6.27
Sequencer Register 2 (SEQ2) (Address = 0x1A) [reset = 0x00]
Table 27.
SEQ2 Register Field Descriptions
7.6.28
Sequencer Register 3 (SEQ3) (Address = 0x1B) [reset = 0x00]
Table 28.
SEQ3 Register Field Descriptions
7.6.29
Sequencer Register 4 (SEQ4) (Address = 0x1C) [reset = 0x40]
Table 29.
SEQ4 Register Field Descriptions
7.6.30
Sequencer Register 5 (SEQ5) (Address = 0x1D) [reset = 0x20]
Table 30.
SEQ5 Register Field Descriptions
7.6.31
Sequencer Register 6 (SEQ6) (Address = 0x1E) [reset = 0x00]
Table 31.
SEQ6 Register Field Descriptions
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
Output Filter Design (Inductor and Output Capacitor)
8.2.2.1.1
Inductor Selection for Buck Converters
8.2.2.1.2
Output Capacitor Selection
8.2.2.1.3
Input Capacitor Selection
8.2.2.2
5-V Operation Without a Battery
8.2.3
Application Curves
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
11
デバイスおよびドキュメントのサポート
11.1
デバイス・サポート
11.1.1
デベロッパー・ネットワークの製品に関する免責事項
11.2
ドキュメントのサポート
11.2.1
関連資料
11.3
ドキュメントの更新通知を受け取る方法
11.4
コミュニティ・リソース
11.5
商標
11.6
静電気放電に関する注意事項
11.7
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
RSL|48
サーマルパッド・メカニカル・データ
RSL|48
QFND160L
発注情報
jajshl2_oa
1
特長
充電器および電源パス
電源パスで 2A の出力電流
リニア充電器:最大充電電流 700mA
20V 許容の USB および AC 入力
サーマル・レギュレーション、安全タイマ
温度検出入力
降圧コンバータ (DCDC1、DCDC2、DCDC3)
スイッチング FET を内蔵した 3 つの降圧コンバータ
2.25MHz の固定周波数動作
軽負荷電流時のパワー・セーブ・モード
PWM モード時の出力電圧精度:±2%
100% デューティ・サイクル動作による最小のドロップアウト電圧
コンバータごとの静止電流:15µA (標準値)
ディセーブル時にグランドへパッシブ放電
LDO レギュレータ (LDO1、LDO2)
2 つの調整可能 LDO
LDO2 は DCDC3 をトラッキングするよう構成可能
静止電流:15μA (標準値)
負荷スイッチ (LDO3、LDO4)
2 つの独立負荷スイッチ、LDO として構成可能
WLED ドライバ
調光制御用に PWM を内部生成
38V の開路 LED 保護
最大 10 個の LED を持つストリング 2 つをサポート、各 25mA
内部のローサイド電流シンク
保護
低電圧誤動作防止およびバッテリ・フォルト・コンパレータ
常時オンのプッシュボタン・モニタ
ハードウェアのリセット・ピン
パスワード保護付き I
2
C レジスタ
インターフェイス
I
2
C インターフェイス (アドレス 0x24)
パスワード保護付き I
2
C レジスタ