JAJSDY1C
June 2017 – March 2018
TPS25740B
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
概略回路図
4
改訂履歴
5
概要(続き)
6
Device Comparison Table
7
Pin Configuration and Functions
Pin Functions
8
Specifications
8.1
Absolute Maximum Ratings
8.2
ESD Ratings
8.3
Recommended Operating Conditions
8.4
Thermal Information
8.5
Electrical Characteristics
8.6
Timing Requirements
8.7
Switching Characteristics
8.8
Typical Characteristics
9
Detailed Description
9.1
Overview
9.1.1
VBUS Capacitance
9.1.2
USB Data Communications
9.2
Functional Block Diagram
9.3
Feature Description
9.3.1
ENSRC
9.3.2
USB Type-C CC Logic (CC1, CC2)
9.3.3
USB PD BMC Transmission (CC1, CC2, VTX)
9.3.4
USB PD BMC Reception (CC1, CC2)
9.3.5
Discharging (DSCG, VPWR)
9.3.5.1
Discharging after a Fault (VPWR)
9.3.6
Configuring Voltage Capabilities (HIPWR)
9.3.7
Configuring Power Capabilities (PSEL, PCTRL, HIPWR)
9.3.8
Gate Driver (GDNG, GDNS)
9.3.9
Fault Monitoring and Protection
9.3.9.1
Over/Under Voltage (VBUS)
9.3.9.2
Over-Current Protection (ISNS, VBUS)
9.3.9.3
System Fault Input (GD, VPWR)
9.3.10
Voltage Control (CTL1, CTL2,CTL3)
9.3.11
Sink Attachment Indicator (DVDD)
9.3.12
Power Supplies (VAUX, VDD, VPWR, DVDD)
9.3.13
Grounds (AGND, GND)
9.3.14
Output Power Supply (DVDD)
9.4
Device Functional Modes
9.4.1
Sleep Mode
9.4.2
Checking VBUS at Start Up
10
Application and Implementation
10.1
Application Information
10.1.1
System-Level ESD Protection
10.1.2
Using ENSRC to Enable the Power Supply upon Sink Attachment
10.1.3
Use of GD Internal Clamp
10.1.4
Resistor Divider on GD for Programmable Start Up
10.1.5
Selection of the CTL1, CTL2, and CTL3 Resistors (R(FBL1), R(FBL2), and R(FBL3))
10.1.6
Voltage Transition Requirements
10.1.7
VBUS Slew Control using GDNG C(SLEW)
10.1.8
Tuning OCP using RF and CF
10.2
Typical Applications
10.2.1
Typical Application, A/C Power Source (Wall Adapter)
10.2.1.1
Design Requirements
10.2.1.2
Detailed Design Procedure
10.2.1.2.1
Power Pin Bypass Capacitors
10.2.1.2.2
Non-Configurable Components
10.2.1.2.3
Configurable Components
10.2.1.3
Application Curves
10.2.2
Typical Application, D/C Power Source
10.2.2.1
Design Requirements
10.2.2.2
Detailed Design Procedure
10.2.2.2.1
Power Pin Bypass Capacitors
10.2.2.2.2
Non-Configurable Components
10.2.2.2.3
Configurable Components
10.2.2.3
Application Curves
10.3
System Examples
10.3.1
D/C Power Source (Power Hub)
10.3.2
A/C Power Source (Wall Adapter)
10.3.3
Dual-Port A/C Power Source (Wall Adaptor)
10.3.4
D/C Power Source (Power Hub with 3.3 V Rail)
11
Power Supply Recommendations
11.1
VDD
11.2
VPWR
12
Layout
12.1
Port Current Kelvin Sensing
12.2
Layout Guidelines
12.2.1
Power Pin Bypass Capacitors
12.2.2
Supporting Components
12.3
Layout Example
13
デバイスおよびドキュメントのサポート
13.1
ドキュメントのサポート
13.2
ドキュメントの更新通知を受け取る方法
13.3
コミュニティ・リソース
13.4
商標
13.5
静電気放電に関する注意事項
13.6
Glossary
14
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RGE|24
MPQF124G
サーマルパッド・メカニカル・データ
RGE|24
QFND136Y
発注情報
jajsdy1c_oa
jajsdy1c_pm
1
特長
USB PD 2.0認定済み(TID# 1030004)およびUSB PD 3.0準拠のプロバイダ
電圧アドバタイズをピンで選択可能
5V、9V、12V、15V
5V、9V、15V、20V
ピーク電力設定をピンで選択可能
18W~100Wの8オプション
高電圧と安全性の両立
過電圧、過電流、過熱保護、およびV
BUS
放電
CC1およびCC2上でのIEC 61000-4-2保護
入力ピンによるフォルト時の高速シャットダウン
外部のNチャネルMOSFETの制御
3ピンの外部電源制御
広いVIN電源範囲(4.65V~25V)
非接続時の静止電流: 10µA未満
ポート接続インジケータ
デュアル・ポート・アプリケーション用の、自己方向決定式のポート電力管理