JAJSI08A October   2019  – March 2020 AFE7700

PRODUCTION DATA.  

  1. 1特長
  2. 2アプリケーション
  3. 3概要
    1.     AFE7700 のブロック図
  4. 4概要 (続き)
  5. 5改訂履歴
  6. 6デバイスおよびドキュメントのサポート
    1. 6.1 ドキュメントの更新通知を受け取る方法
    2. 6.2 サポート・リソース
    3. 6.3 商標
    4. 6.4 静電気放電に関する注意事項
    5. 6.5 Glossary
  7. 7メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

1 特長

  • ダイレクト・アップコンバージョン・アーキテクチャに基づくクワッド・トランスミッタ
    • チェーンごとに最大 600MHz の RF 送信帯域幅
  • ゼロ IF ダウンコンバージョン・アーキテクチャに基づくクワッド・レシーバ
    • チェーンごとに最大 200MHz の RF 受信帯域幅
  • RF サンプリング ADC に基づくフィードバック・チェーン
    • 最大 600MHz の RF 受信帯域幅
  • RF 周波数範囲：600MHz～6GHz
  • TX および RX LO 用の 4 つの広帯域フラクショナル N PLL、VCO
  • データ・コンバータ・クロック生成専用の整数 N PLL、VCO
  • JESD204B および JESD204C SerDes インターフェイスに対応
    • 8 つの SerDes トランシーバ (最高 29.5Gbps)
    • 8b/10b および 64b/66b エンコード
    • 16 ビット、12 ビット、24 ビット、32 ビットのフォーマット
    • サブクラス 1 のマルチデバイス同期
  • パッケージ：17mm × 17mm FCBGA、0.8mm ピッチ