Menu
Product
Email
PDF
Order now
UCC21530 4A、6A、5.7kVRMS、チャネル間隔 3.3mm の絶縁デュアル チャネル ゲート ドライバ
JAJSGJ2D
October 2018 – November 2024
UCC21530
PRODUCTION DATA
CONTENTS
SEARCH
UCC21530 4A、6A、5.7kVRMS、チャネル間隔 3.3mm の絶縁デュアル チャネル ゲート ドライバ
1
1
特長
2
アプリケーション
3
概要
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電力定格
5.6
絶縁仕様
5.7
安全限界値
5.8
電気的特性
5.9
タイミング要件
5.10
スイッチング特性
5.11
絶縁特性曲線
5.12
代表的特性
6
パラメータ測定情報
6.1
伝搬遅延とパルス幅歪み
6.2
立ち上がりおよび立ち下がり時間
6.3
入力とイネーブルの応答時間
6.4
プログラム可能なデッド タイム
6.5
電源オン時の出力の UVLO 遅延
6.6
CMTI テスト
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
機能説明
7.3.1
VDD、VCCI、低電圧誤動作防止 (UVLO)
7.3.2
入力および出力論理表
7.3.3
入力段
7.3.4
出力段
7.3.5
UCC21530-Q1 のダイオード構造
7.4
デバイスの機能モード
7.4.1
イネーブル ピン
7.4.2
プログラマブル デッド タイム (DT) ピン
7.4.2.1
VCC に接続された DT ピン
7.4.2.2
DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.2.1
設計要件
8.2.2
詳細な設計手順
8.2.2.1
INA/INB 入力フィルタの設計
8.2.2.2
デッド タイム抵抗およびコンデンサの選択
8.2.2.3
ゲート ドライバの出力抵抗
8.2.2.4
ゲート ドライバの電力損失の推定
8.2.2.5
推定接合部温度
8.2.2.6
VCCI、VDDA/B コンデンサの選択
8.2.2.6.1
VCCI コンデンサの選択
8.2.2.7
他のアプリケーション回路の例
8.2.3
アプリケーション曲線
9
電源に関する推奨事項
10
レイアウト
10.1
レイアウトのガイドライン
10.1.1
部品の配置に関する注意事項
10.1.2
接地に関する注意事項
10.1.3
高電圧に関する注意事項
10.1.4
熱に関する注意事項
10.2
レイアウト例
11
デバイスおよびドキュメントのサポート
11.1
サード・パーティ製品に関する免責事項
11.2
ドキュメントのサポート
11.2.1
関連資料
11.3
ドキュメントの更新通知を受け取る方法
11.4
サポート・リソース
11.5
商標
11.6
用語集
12
改訂履歴
13
メカニカル、パッケージ、および注文情報
重要なお知らせ
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
DWK|14
サーマルパッド・メカニカル・データ
発注情報
jajsgj2d_oa
jajsgj2d_pm
search
No matches found.
Full reading width
Full reading width
Comfortable reading width
Expanded reading width
Card for each section
Card with all content